[发明专利]JPEG2000压缩算法中的DSP高效并行控制方法

说明书

技术领域

本发明属于信息技术中的图像压缩领域，特别涉及JPEG2000压缩算法中的DSP高效并行控制方法。

背景技术

JPEG2000作为新一代静止图像压缩标准，可以在追求高倍压缩比的同时恢复出高品质的图像，在星载遥1感图像压缩领域有很大的应用潜力。然而，JPEG2000压缩算法复杂度高、编码速度慢，其实时实现对硬件的性能要求很高。可供选择的器件有FPGA和DSP两种，但其编码算法中的诸如多重if-then-else结构，不利于FPGA实现，所以通常选择高性能的DSP来实现。

高性能DSP的强大处理能力不仅体现在其高速的内核处理频率，更体现在其可丰富的可并行执行单元、超带宽数据读写能力和高效EDMA数据传输方式。但基于JPEG2000压缩算法的标准框架下的算法结构不利于DSP的高效并行实现，限制了DSP处理能力的发挥。

例如，DSP来实现JPEG2000的EBC(Empty Base Class，空基类)算法，会涉及到如下所示两个数据搬移过程：

过程1：将小波数据块从外部缓存搬移到DSP内部缓存；

过程2：将编码后的数据DSP的内部缓存搬移到外部缓存。

如图1所示，为在JPEG2000的标准中，EBC算法的实现流程图。位平面扫描按照从高到低的顺序扫描完小波系数块的所有位平面，在每一个位平面上需要对一个小波系数块的全部样本扫描，每次扫描四个样本，然后更新上下文并输出符号类，算术编码器编码输出的符号类得到相应的码流。

搬移过程1读出小波系数块后，存放在DSP的存储器A中，算术编码后将码流存放在DSP的存储器B中，由搬移过程2取走。从拆上述流程可以看出，EBC算法分多次循环完成，扫描算法与编码算法串行于循环内，即每次循环既有扫描算法，又有算术编码。每次循环对存储器A和B均有操作，但仅是对其部分存储区操作，另一个存储区处于闲置状态，而两次搬移过程分别是一次将数据全部写入和读出存储器A和B，因此，完成一次搬移过程1后，需要等到扫描算法、算术编码和搬移过程2全部完成后，才能够开始下一次的搬移；同样，完成一次搬移过程2后，需要等到搬移过程1、扫描算法和算术编码和全部完成后，才能够开始下一次的搬移。两个搬移过程与算法运算串行执行，因此对应DSP和存储器利用率不高。

此外，在位平面扫描过程中，为了扫描1列样本，需要将存储器中该列的4个小波数据读入到DSP的内部寄存器中进行处理。通常的操作是，分4次逐一将4个样本读入DSP的寄存器。DSP数据存储器读写指令支持双字读写，即支持64位读写，具备一次读写4个16位小波数据的潜能，因此DSP的处理能力没有得到充分的利用。

发明内容

本发明克服了上述缺点，提供了一种JPEG2000压缩算法中的DSP高效并行控制方法，使得EBC算法中的数据搬移与算法运算并行执行。

本发明解决其技术问题所采取的技术方案是：一种JPEG2000压缩算法中的DSP高效并行控制方法，从第一存储器中读入的当前数据，进行位平面扫描处理后将结果写入第二存储器，同时，将上一组数据的从第三存储器中搬移到外部缓存；

从第二存储器中读出数据，进行算数编码处理后将结果写入第三存储器中，同时，将下一组数据从外部缓存中搬移到第一存储器中。

所述位平面扫描过程中，将编码图像经小波变换后得到的小波数据块跨行存储，重新分配地址，使每列的样本地址空间连续。

所述算数编码过程，包括

对位平面数据中的所有的样本点进行独立符号编码；

对编码后的位平面数据进行通道编码。

所述通道编码中包括重要性编码通道和清除编码通道。