[发明专利]耐高压的驱动电路

权利要求书

1、一种耐高压反相器电路，包括：

PMOS晶体管，其源极和漏极分别与第一高压电源(VDDQ)和输出端相连，其栅极由第一信号控制，该第一信号具有在所述VDDQ和低压电源(VSS)之间的电压摆幅；和

NMOS晶体管，其源极和漏极分别与所述VSS和所述输出端相连，其栅极由第二信号控制，该第二信号具有在第二高压电源(VDD)和所述VSS之间的电压摆幅，

其中，所述VDD低于所述VDDQ，所述第一信号在所述VDDQ和所述VSS之间的电压摆动与所述第二信号在所述VDD和所述VSS之间的电压摆动始终在相同的方向。

2、根据权利要求1所述的耐高压反相器电路，其中，所述第一信号和所述第二信号的电压摆动同时发生。

3、根据权利要求1所述的耐高压反相器电路，还包括降压转换器，其提供所述第一信号和所述第二信号。

4、根据权利要求3所述的耐高压反相器电路，其中，所述降压转换器包括至少两个共源共栅(cascoded)的PMOS晶体管。

5、根据权利要求1所述的耐高压反相器电路，还包括与开关器件串行连接的电熔丝单元，由所述耐高压反相器电路的输出控制所述开关器件。

6、根据权利要求5所述的耐高压反相器电路，其中，所述开关器件为一个NMOS晶体管，所述NMOS晶体管的栅极耦合至所述耐高压反相器电路的输出端。

7、一种熔丝控制电路，包括：

PMOS晶体管，其源极和漏极分别与第一高压电源VDDQ和输出端相连，其栅极由第一信号控制，该第一信号具有在所述VDDQ和低压电源(VSS)之间的电压摆幅；和

NMOS晶体管，其源极和漏极分别与所述VSS和所述输出端相连，其栅极由第二信号控制，该第二信号具有在第二高压电源(VDD)和所述VSS之间的电压摆幅；和

电熔丝单元，其与开关器件串行连接，所述开关器件的控制端耦合至所述输出端，

其中，所述VDD低于所述VDDQ，所述第一信号在所述VDDQ和所述VSS之间的电压摆动与所述第二信号在所述VDD和所述VSS之间的电压摆动始终在相同的方向。

8、根据权利要求7所述的熔丝控制电路，其中，所述第一信号和所述第二信号的电压摆动同时发生。

9、根据权利要求7所述的熔丝控制电路，还包括降压转换器，其提供所述第一信号和所述第二信号。

10、根据权利要求9所述的熔丝控制电路，其中，所述降压转换器包括至少两个共源共栅的PMOS晶体管。

11、根据权利要求7所述的熔丝控制电路，其中，所述开关器件为一个NMOS晶体管，所述NMOS晶体管的栅极耦合至所述输出端。

12、一种耐高压反相器电路，包括

PMOS晶体管，其源极和漏极分别与第一高压电源VDDQ和输出端相连，其栅极由第一信号控制，该第一信号具有在所述VDDQ和低压电源(VSS)之间的电压摆幅；和

NMOS晶体管，其源极和漏极分别与VSS和所述输出端相连，其栅极由第二信号控制，该第二信号具有在第二高压电源(VDD)和所述VSS之间的电压摆幅；和

降压转换器，其提供所述第一信号和所述第二信号；

其中，所述VDD低于所述VDDQ，所述第一信号在所述VDDQ和所述VSS之间的电压摆动与所述第二信号在所述VDD和所述VSS之间的电压摆动始终在相同的方向。

13、根据权利要求12所述的耐高压反相器电路，其中，所述第一信号和所述第二信号的电压摆动同时发生。

14、根据权利要求12所述的耐高压反相器电路，其中，所述降压转换器包括至少两个共源共栅的PMOS晶体管。

15、根据权利要求12所述的耐高压反相器电路，还包括与开关器件串行连接的电熔丝单元，由所述耐高压反相器电路的输出控制所述开关器件。