[发明专利]快闪存储器装置及其数据管理方法

说明书

技术领域

本发明是关于快闪存储器装置，特别是关于快闪存储器装置的数据管理方法。

背景技术

快闪存储器是近年来发展迅速的存储器，属于非挥发性存储器(断电时数据仍 能保存)，它具有低功耗、体积小、可靠性高等优点，已成为一般计算机系统的辅 助存储器使用。图1为快闪存储器装置的架构示意图。快闪存储器装置100包括一 控制器102及一快闪存储芯片104，用以与一主机110传输数据。其中，控制器102 以一控制线106致能所述快闪存储芯片104，以使所述快闪芯片104得以接收控制 器102的存取。此外，熟悉本技术人士可知，控制器102又存有一转换表(Translation Table)，具有将逻辑区块位置(Logical Block Address)转换成实体区块位置(Physical Block Address)的功能。因此，主机110透过控制器102可将来自主机110且对应 至逻辑区块位置L00～L04(图未示)的数据D0～D4分别储存于快闪存储芯片104的 区块A的多个实体区块地址A00～A04中。

补充说明的是，快闪存储芯片104还具有以下特点：(1)其以页(page)为读取或 写入操作的最小单位，1页具有2K个字节(2KB)；(2)但由于快闪存储器无法直接 覆写，因此必需以区块(block)为单位进行删除(erase)操作，若以1区块包含64页 为例，则1区块单位约为128千字节(128KB)。基于上述限制，使得快闪存储器在 使用时，所需考量之处甚多。因此，如何有效管理快闪存储器就显得特别重要。

图2为快闪存储器进行更新操作的示意图。请一并参照图1，当进行“更新” 操作时，快闪存储器装置100接收自主机110传输而来且对应至逻辑地址L01的 一更新数据D1’，并欲以所述更新数据D1’取代原区块A中同属逻辑地址L01的数 据D1。但由于原先储存于区块A实体页面地址A01的数据D1无法被直接覆写， 亦无法直接被清除，其必须先做标记成“虚拟删除(Pseudo Erased)”，待往后适当 时机再加以删除。此外，控制器102会在快闪存储芯片104中另外建立一新区块B 而将更新数据D1’写入其中(举例而言，写入实体页面地址B01中)，并修改转换表 中逻辑区块地址与实体区块地址的对应关系。

值得注意的是，完整的更新操作还需包括将区块A中未被更新的数据D0、 D2～D4与区块B中的更新数据D1’进行“整并”(merge)操作(方法繁多，容后再述)， 并于整并操作后将区块A进行“实体删除”(Real Erase)以释出快闪存储芯片104 的空间。然而，进行实体删除时，快闪存储器装置100无法同时进行写入、读取或 其它动作，此将导致效能变差。因此，一种能改善更新操作效能的快闪存储器管理 方法亟为人们所需。

发明内容

本发明的目的是提供一种一种能改善更新操作效能的快闪存储器装置及其数 据管理方法。

本发明揭露一种快闪存储器装置的数据管理方法，包括提供多个快闪存储芯 片、分别致能所述快闪存储芯片、以及对所述快闪存储芯片中的一第一快闪存储芯 片的一第一区块的一第一数据进行更新操作，其中更新操作还包括将对应所述第一 数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存储芯片的一第二 区块、以及对所述第一区块及所述第二区块数据进行整并操作，其中所述第一更新 数据与所述第一数据对应至一第一逻辑区块地址。

本发明也揭露一种快闪存储器装置，包括多个快闪存储芯片以及一控制器， 其中所述控制器用以分别致能所述快闪存储芯片、以及对所述快闪存储芯片中的一 第一快闪存储芯片的一第一区块的一第一数据进行更新操作，其中更新操作还包括 将对应所述第一数据的一第一更新数据写入所述快闪存储芯片中的一第二快闪存 储芯片的一第二区块；以及对所述第一区块及所述第二区块进行整并操作，其中所 述第一区块与所述第二区块对应至一第一逻辑区块地址。。

附图说明

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下面将配合 附图对本发明的较佳实施例作详细说明，其中：

图1为快闪存储器装置的架构示意图；

图2为快闪存储器装置进行更新操作的示意图；

图3为依据本发明的一快闪存储器装置架构图；

图4为依据本发明的快闪存储器装置的数据管理方法流程图；