[发明专利]沟槽填充方法及浅沟槽隔离结构制作方法

说明书

技术领域

本发明涉及半导体器件制造领域，特别涉及浅沟槽制造工艺中的沟槽填充方法及浅沟槽隔离结构制作方法。

背景技术

如今，在半导体制造工艺中，一般采用浅沟槽隔离工艺形成隔离结构。在这种工艺中，先在衬底上形成浅沟槽，元件之间用刻蚀的浅沟槽隔开，然后在沟槽侧壁和底部形成氧化衬垫，再利用化学气相淀积(CVD)在浅沟槽中填入绝缘介质，例如氧化硅。在填入绝缘介质之后，用化学机械研磨(CMP)的方法使沟槽表面平坦化。

由于高密度等离子体化学气相沉积(HDPCVD，High Density PlasmaChemical Vapor Deposition)法具备有“溅射(Sputtering)”与“沉积”两个功能，因此在进行沉积的同时，也会进行将沉积物剥落的溅射作用。因而所述高密度等离子体化学气相沉积具有良好的填沟(Gap filling)能力，因此应用在形成浅沟槽隔离结构的工艺中，用于将绝缘物质氧化硅填入浅沟槽中。

例如，在申请号为200610071494.8的中国专利申请中就涉及一种使用高密度等离子体化学气相沉积的浅沟槽隔离结构工艺。参照图1A所示，首先，提供半导体基底200。接着，利用化学气相沉积或热氧化法在基底200上形成包括垫氧化层210与覆盖其上的垫氮化层220的垫层205。

之后，参照图1B所示，图案化垫层205，以暴露出后续在半导体基底200中将形成沟槽隔离物的区域。

接着，参照图1C所示，以图案化垫层205为掩模，蚀刻半导体基底200，形成沟槽230。

之后，参照图1D所示，利用热氧化法在沟槽230侧壁及底部生长氧化内衬层240。

接着，参照图1E所示，利用氮、氧及硅烷为反应物的高密度等离子体化学气相沉积法顺应性地在垫层205与氧化内衬层240上沉积氮氧化硅层250。

之后，参照图1F所示，利用氧及硅烷为反应物的高密度化学气相沉积法在氮氧化硅层250上沉积氧化层260，并将氧化层260填入沟槽230。

接着，参照图1G所示，利用化学机械研磨平坦化HDP氧化层260，暴露出垫层205。以及湿法蚀刻移除垫氮化层220及垫氧化层210，获得沟槽隔离物。

然而，在诸如上述的浅沟槽隔离结构工艺中发现，当沟槽填充结束后，如图2所示，填充物中会出现空洞100。而沟槽填充质量的好坏对于最终形成的半导体器件的质量有较大影响。因而，当出现例如空洞等填充缺陷时，最终形成的半导体器件的质量也会受影响而下降。

发明内容

本发明要解决的问题是目前浅沟槽制造工艺沟槽填充出现空洞的问题。

为解决上述问题，本发明提供一种沟槽填充方法，包括：使用高密度等离子体化学气相沉积对沟槽进行填充，控制形成填充物的反应气体的气体流量，使得沟槽底部填充物的沉积量大于沟槽侧壁的填充物的沉积量。

本发明还提供一种浅沟槽隔离结构制作方法，包括：形成沟槽，使用高密度等离子体化学气相沉积对沟槽进行填充，以及平坦化所述填充物形成隔离结构，其中，在沟槽填充时，控制形成填充物的反应气体的气体流量，使得沟槽底部填充物的沉积量大于沟槽侧壁的填充物的沉积量。

与现有技术相比，上述所公开的沟槽填充方法及浅沟槽隔离结构制作方法具有以下优点：控制形成填充物的反应气体的气体流量，使得进行高密度等离子体化学气相沉积时的压力较低，使得填充时，沟槽底部填充物的沉积量大于沟槽侧壁的沉积量，从而减少了对沟槽填充时空洞出现的概率，改善了沟槽填充的质量。

附图说明

图1A至图1G是现有技术浅沟槽隔离结构工艺图；

图2是现有技术填充缺陷电镜图；

图3a是本发明沟槽填充方法的一种实施例图；

图3b是本发明沟槽填充方法的另一种实施例图；

图4是采用图3a或图3b所示方法填充沟槽后电镜图。

具体实施方式

在对现有沟槽填充工艺的研究中发现，使用高密度等离子体化学气相沉积对沟槽进行填充时，填充物在沟槽底部与沟槽侧壁的沉积速率不同。沟槽侧壁的填充物的沉积速率比沟槽底部的填充物的沉积速率快，因而就有可能出现如图2所示的情况，即当沟槽两侧壁的填充物沉积至互相合拢时，沟槽底部的填充物仍未达到该合拢高度，因而形成了填充物中出现空洞。

上述情况造成的原因是填充物在沟槽底部与沟槽侧壁的沉积速率不同引起的，因而，本发明沟槽填充方法就在于使得高密度等离子体化学气相沉积时，填充物在沟槽底部的沉积量较高，而相应沟槽侧壁的沉积量较少。即通过使得填充物在沟槽底部的沉积量大于在沟槽侧壁的沉积量，来改善沟槽填充的质量。