[发明专利]封装结构及其制造方法

说明书

技术领域

本发明属于半导体制造技术领域，具体属于芯片的电气和机械连接的封装技术，尤其涉及一种柱状凸块的封装结构及其制造方法。

背景技术

随着芯片的互连的密度和芯片引脚(Pin)数量的增加，芯片上对外连接端口(I/O端口)之间的间距越来越小，同时电路的运行速度越来越高，传统的打金线封装技术由于电路信号延迟大已经不能满足高性能电路的要求。焊料凸块(Solder Bump)技术的出现使缩短了芯片和下一级封装之间的连接距离，减少了芯片封装造成的信号延迟；同时芯片上的I/O端口可在整个芯片上布置，使得芯片上可布置的I/O端口数量大大增加，弥补了传统打金线封装中芯片上的I/O端口只能四周布置，I/O端口数量有限的弱点，因而应用范围日益广泛。但是现有的焊料凸块技术中，一般允许的凸点最小间距在150微米以上，而目前打金线封装中芯片上I/O端口(接触焊盘)间距为80--100微米，因此焊料凸块不可以直接在传统的芯片(I/O端口按打金线封装的要求布置)上进行，必须重新设计和布置I/O端口(即便I/O数量不多)，结果导致器件总成本的增加和产品开发周期的延长。柱状凸块(Pillar Bump)技术由于其支柱尺寸可灵活调整，同时支柱间搭桥的几率很小，从而可形成小间距(小于50微米)柱状凸块，既可以传统的芯片(I/O端口按打金线封装要求布置)上直接长柱状凸块(可以减少电信号延迟)，也可以在芯片上重新布置I/O端口后再长柱状凸块(可获得比焊料凸块更高的I/O端口密度)。因此柱状凸块技术被认为是未来芯片封装的关键技术之一。

图1所示为现有技术中的封装结构示意图。如图1所示，封装结构包括凸点下金属种子层(Under Bump Metallization)50、支柱60以及焊料凸点70形成的柱状凸块、应力缓冲层(Stress Buffer Layer)40、钝化层30、接触焊盘20以及半导体衬底10，柱状凸块下的应力缓冲层区域中开有用于连接所述接触焊盘20和柱状凸块的主开口22。其中应力缓冲层40构图覆盖于钝化层30和接触焊盘(Pad)20之上，通过主开口22使接触焊盘部分暴露、并用于与凸点下金属种子层50接触；凸点下金属种子层50构图覆盖于接触焊盘20的暴露部分和应力缓冲层40之上；支柱60通过凸点下金属种子层50电镀生长而成，现在支柱通常为铜材料，由于主开口的存在，支柱60电镀生长的过程中，在上表面也会形成一个与主开口位置对准并形状类似的第一上表面凹坑62；焊料凸点70形成于支柱60之上，一般是首先通过在支柱60上沉积一层焊料，然后回流形成。由于为打金线封装的芯片I/O端口通常布置在芯片的边缘，而为了减轻完成柱状凸块结构后下一级封装时的定位等困难，通常将柱状凸块的尺寸做得大于芯片上的接触焊盘尺寸，由于在芯片上的尺寸限制和I/O端口布置关系，常常使得主开口22的位置不在单个柱状凸块下的应力缓冲层区域的中心，而是偏于一侧，导致支柱上的第一上表面凹坑62偏于一侧。图2是现有技术的封装结构形成以后的俯视图，如图2所示，开口22的位置明显不在柱状凸块60下的应力缓冲层区域的中心，在形成焊料凸点的回流过程中由于一边的液态焊料相对较多，在受到一些外界干扰(如震动，晶圆片放置不完全水平等)时，液态焊料容易从支柱60的一侧边沿崩塌流下。图3所示为焊料在支柱一侧崩塌的封装结构示意图。

图4所示为现有技术的封装结构完成下一级封装后的结构示意图。由于可能存在焊料边缘崩塌效应，因此，现有技术中会把焊料沉积得薄一些，进一步在回流中能减少边缘崩塌效应的可能。如图4所示，焊料凸点70与PCB板/基板90上的接触盘80焊接接触时，形成焊点72。但是，由于焊料凸点70的焊料主要会集聚在第一上表面凹坑62之中，非凹坑一侧的支柱上表面的焊料较少。完成下一级封装后，由于焊点72的非凹坑一侧的焊料很少，使得支柱60远离第一上表面凹坑位置和接触盘80之间焊料层可能会相当薄。而焊料与支柱表面金属以及接触盘表面金属之间会形成金属间化合物，从而消耗焊料最终使焊点72的部分区域可能形成金属支柱/焊料金属间化合物/接触焊盘的结构，导致焊点72的机械性能大大降低，从而使封装的可靠性降低。