[发明专利]信号调理电路及其调理方法双采样保持电路

说明书

技术领域

本发明属于信号处理技术领域，涉及一种信号调理电路及其调理方法，尤其涉及一种基于双采样结构斩波放大器的数字信号调理电路及其调理方法；此外，本发明还涉及一种双采样保持电路。 

背景技术

斩波放大器由于其优越的低失调特性被广泛的应用于信号测量系统中。图1是一个典型的斩波放大器的结构示意图。输入信号经过Chop开关SW1调制到Chop频率Fchop处，失调电压和被调制的输入信号经过放大后再次由Chop开关进行调制，这样输入信号被调制回直流处而失调电压则被调制到Fchop处。滤掉在Fchop处的失调电压后就可以得到经过放大后的输入信号。由于Fchop通常在几十KHz左右，LPF(低通滤波器)需要较大的电阻电容不易集成。 

美国专利US2005/6891430B1对通常的斩波放大器进行了改进，其描述了一基于斩波放大器的信号调理电路，主要包括增益可调的斩波放大器(PGA)、∑-Δ调制器、数字滤波(请参阅图2)。在PGA输出处需外接一个22nF的电容滤除调制到斩波频率处的失调电压。该信号调理电路同时提出了快慢结合的电压建立方法去驱动∑-Δ调制器，虽然节省了部分功耗，但由于PGA的增益较大，这样直接驱动采样电路功耗依然比较大。 

此外，在《Anton Bakker，A CMOS Nested-Chopper Instrumentaion Amplifier with 100-nVOffset，ISSCC2000，VOL35，NO12，Page 1877.》文献中，提出了用嵌套移频的方法来减少残留失调，其利用一个更低的频率对同向残留尖脉冲进行调制然后滤波，这样可以减小高频率斩波产生的残留失调但无法消除低频率斩波自身产生的残留失调(请参阅图3)。同时由于要使得残留失调更小，其低频斩波频率通常只有几十Hz，因此限制了应用，并且需要更大的滤波电容。 

请参阅图4(a)-(c)，在以上电路实现时，CMOS开关在关断和打开时会产生相反尖脉冲，如图4(a)所示，在被调制后则方向相同，经LPF滤波后则产生一个直流输出，通常称之为残留失调(Residue Offset)，如图4(c)所示。这个残留失调电压通常的幅度在微伏数量级，对于高精度的测量系统通常都需要对此特别考虑，而已有的技术很难解决这个问题。 

发明内容

本发明所要解决的技术问题是：提供一种基于双采样结构斩波放大器的数字信号调理电路，以避免斩波放大器中残留失调的问题。 

同时，本发明提供上述信号调理电路的调理方法。 

另外，本发明还提供上述信号调理电路中的双采样保持电路。 

为解决上述技术问题，本发明采用如下技术方案： 

一种信号调理电路，其特征在于：包括依次连接的第一斩波开关、斩波放大器、第二斩波开关、双采样保持电路、模数转换器、数字降采样滤波器；所述双采样保持电路在斩波时钟的两个相位对所述斩波放大器的输出进行采样，将两次采样结果相加；并把相加后的输出电压传输至所述模数转换器及数字降采样滤波器处理。 

作为本发明的一种优选方案，所述双采样保持电路的两次采样为经过斩波放大器放大的输入电压和斩波放大器本身的失调电压。 

作为本发明的一种优选方案，所述两次采样结果相加后，输入电压信号加倍，失调电压在两个相位的方向相反而相互抵消。 

作为本发明的一种优选方案，所述双采样保持电路的输出电压被所述模数转换器在一个斩波周期内多次采样以实现数字转换。 

作为本发明的一种优选方案，所述斩波放大器由第一斩波开关、第二斩波开关的斩波时钟及其反相时钟控制。 

作为本发明的一种优选方案，所述双采样保持电路包括若干电容器、开关网络、及放大器；所述第二斩波开关输出端包括第一端口、第二端口，第一端口连接并联的第一电容器及第二电容器，而后与第七开关、第五电容器串联；第二端口连接并联的第三电容器及第四电容器，而后与第八开关、第六电容器串联；两端口与第一电容器、第二电容器、第三电容器及第四电容器间分别设置第一开关、第二开关、第三开关、第四开关；第一电容器、第三电容器之间设置第五开关，第二电容器、第四电容器之间设置第六开关；所述双采样保持电路分别在第一开关、第三开关为高电平时，或者第二开关、第四开关为高时进行两次采样；并在第五开关、第六开关、第七开关、和第八开关为高电平时对所述前两次采样结果相加。 

作为本发明的一种优选方案，所述第五开关、第六开关、第七开关、和第八开关高电平的占空比通过过采样模数转换器的频率设定。