[发明专利]分层的非规则低密度校验码译码器及译码处理方法

说明书

技术领域

本发明涉及一种通信技术领域的译码器及译码处理方法，具体是一种分层的非规则低密度校验码译码器及译码处理方法。

背景技术

低密度校验码(Low Density Parity Check Codes，LDPC Codes)是1963年Gallager首先提出的一种编码技术，具有接近香农极限的性能，已经成为编码领域的一个研究热点，被广泛地应用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准、IEEE802.11n、IEEE802.16e等。目前的无线通信中，高数据速率的通信越来越受到人们的重视，因此结构简单，吞吐量高的LDPC译码器一直是LDPC码的研究重点。另外，在实际应用中，根据传递信息的不同以及不同的信道状况，需要使用不同码长和码率的码进行传输。因此支持灵活码长、灵活码率的LDPC译码器结构也是在译码器结构设计中需要考虑的重点之一。LDPC码译码器的结构有三种形式：串行结构、全并行结构和部分并行结构。部分并行结构LDPC译码器因为其适中的复杂度和硬件资源消耗而广泛应用。另外，对于LDPC译码器来说，不同的算法，例如置信传播算法、最小和算法、带修正最小和算法、分层置信传播算法、分层带修正最小和算法等，将会影响LDPC译码器的结构，同时影响译码器的各个方面，包括吞吐量，性能，资源使用等。

经对现有技术的文献检索发现，专利申请号为200710044708的中国专利，专利名称为“分层的低密度校验码译码器及译码处理方法”，提给出了一种基于修正最小和算法的低密度校验码译码器，该译码器主要由处理模块、第一存储单元、第二存储单元以及第一交织网络、第二交织网络组成，该译码器需要两个交织网络，由于交织网络的结构特点，使得该译码器会消耗比较多的硬件资源；同时，该译码器的处理模块不支持通过单位阵准循环移位扩展构造出来的任意行重的非规则低密度校验码；由于处理模块的结构限制，该译码器只能在特定的时刻输出译码结果，不利于动态调整吞吐量；并且，该译码器在给定的迭代次数下进行译码，即使已经译码得到了正确的码字，译码过程仍将继续，使得该译码器会消耗比较多的功耗。

发明内容

本发明针对现有技术的不足，提出一种分层的非规则低密度校验码译码器及译码处理方法，改进的译码器的译码处理模块只需要一个交织网络，节省了硬件资源消耗；另外，由于采用了插入空闲时钟周期的方法，该译码器适用于通过单位阵准循环移位扩展构造出来的任意行重的非规则低密度校验码，通用性更好；本发明的译码器可以在译码过程的任意时刻输出译码结果，支持动态吞吐量调整；在译码迭代过程中，改进的译码器进行迭代中止的判断，当已经译码得到正确的码字时，译码过程结束，有利于降低译码器的功耗。

本发明是通过以下技术方案实现的：

本发明涉及一种分层的非规则低密度校验码译码器，包括：译码处理模块、第一存储单元、第二存储单元、译码处理模块交织网络、迭代中止模块交织网络和迭代中止处理模块，其中：

第一存储单元将上次迭代的校验节点传递给信息节点的软值即校验更新值输出给译码处理模块，并存储译码处理模块传输过来的本次迭代中的检验更新值；

第二存储单元将信息节点的后验概率似然比传递给译码处理模块，并存储译码处理模块传输过来的信息节点的后验概率似然比更新值；

译码处理模块的个数等于译码器的并行度k，译码处理模块将本次迭代中由校验节点传递给信息节点的校验更新值传递给第一存储单元，将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元，同时将译码硬判结果输出给迭代中止模块交织网络；

译码处理模块交织网络负责调整译码处理模块输出到第二存储单元的信息节点的后验概率似然比更新值的传输顺序；

迭代中止模块交织网络负责调整译码处理模块输出的硬判结果，并送入迭代中止处理模块；

迭代中止处理模块对该硬判结果进行校验，判断是否满足迭代中止的条件。

所述的译码处理模块，包括：第一2选1选择器、比特信息计算模块、校验节点信息计算模块、信息节点后验概率似然比计算模块，其中：

第一2选1选择器在信道信息和从第二存储单元中读出的信息节点后验概率似然比之间进行选择，并将选择的结果输出给比特信息计算模块；

比特信息计算模块计算信息节点的比特更新值，传递给校验节点信息计算模块和信息节点后验概率似然比计算模块；