[发明专利]引退前-后混合硬件锁定省略(HLE)方案

说明书

技术领域

本发明涉及处理器执行领域，具体来说，涉及跟踪执行期间的存储器访问。 

背景技术

半导体处理和逻辑设计的发展允许集成电路装置上存在的逻辑的数量增加。结果，计算机系统配置从系统中的单个或多个集成电路发展到在各个集成电路上存在多个核和多个逻辑处理器。处理器或集成电路通常包括单个处理器管芯，其中该处理器管芯可以包括任意数量的核或逻辑处理器。 

集成电路上数量不断增加的核和逻辑处理器使得能够执行更多的软件线程。然而，可以同时执行的软件线程的数量的增加已经造成了在软件线程之间共享的数据的同步问题。在多核或多逻辑处理器系统中访问共享数据的一个通常的解决方法包括使用锁定来保证对共享数据的多个访问间的互斥。然而，不断增长的执行多个软件线程的能力潜在地导致假竞争和执行串行化。 

例如，考虑保存共享数据的散列表。利用锁定系统，程序员可以锁定整个散列表，以允许一个线程访问整个散列表。然而，其他线程的吞吐量和性能会潜在地受到不利的影响，因为在解除锁定之前，它们不能访问散列表中的任何条目。或者，可以锁定散列表中的每个条目。然而，这会增加编程复杂性，因为程序员必须考虑散列表中的更多锁定。 

另一种数据同步技术包括使用事务存储器(TM)。事务执行通常包括推测性地执行多个微操作、操作或指令的分组。在上述示例中，两个线程都在散列表中执行，并且它们的访问受到监视/跟踪。如果两 个线程访问/改变相同的条目，那么会中止其中一个事务以解决冲突。然而，某些应用可以不利用事务存储器编程。结果，利用通常称为硬件锁定省略(HLE--Hardware Lock Elision)的硬件数据同步技术来去掉锁定以获得类似于事务存储器的同步益处。因此，通过使用事务存储器和HLE来执行代码的临界段时，通常会产生有效地跟踪存储器访问的问题。 

发明内容

本发明涉及一种设备，包括： 

处理元件，用于执行代码的非临界段和代码的临界段； 

与所述处理元件相关联的存储器，其中所述存储器的行将与跟踪字段相关联，并且所述代码的临界段将包含引用所述行的操作； 

与所述存储器相关联的跟踪逻辑，其响应于所述代码的临界段是代码的随后连续临界段，启动对所述跟踪字段的操作引退后更新(apost-retire of the operation update)以指示在所述临界段执行期间发生了对所述行的访问，并且响应于所述代码的临界段不是代码的随后连续临界段，启动对所述跟踪字段的操作引退前更新(a pre-retire of theoperation update)以指示在所述代码的临界段执行期间发生了对所述行的访问。 

本发明涉及一种系统，包括： 

集成电路，包括： 

能够执行代码的临界段(CS)的执行单元，所述CS包括引用地址的加载操作，其中所述CS将通过开始CS操作和结束CS操作进行划分； 

耦合到所述执行单元的存储器，所述存储器包括与所述地址相关联的存储器行，其中加载跟踪字段将与所述存储器行相关联； 

与所述执行单元相关联的临界段逻辑，用于确定所述临界段是否是连续临界段；以及 

耦合到所述临界段逻辑的加载缓冲器，用于保存将与所述加 载操作相关联的加载条目，其中所述加载条目将包括存储器更新字段，所述存储器更新字段响应于所述临界段逻辑确定所述临界段不是连续临界段而保持第一值以指示将执行对所述加载跟踪字段的引退前更新，并且响应于所述临界段逻辑确定所述临界段是连续临界段而保持第二值以指示将执行对所述加载跟踪字段的引退后更新；以及 

耦合到所述集成电路的较高级的存储器，用于在与所述地址相关联的存储单元上存储元素。 

本发明涉及一种方法，包括： 

执行对第一访问跟踪字段的引退前更新，以指示在第一未决临界段的执行期间访问了对存储器的第一行的访问，所述存储器的第一行与所述第一访问跟踪字段相关联；以及 

执行对第二访问跟踪字段的引退后更新，以指示在第二未决临界段的执行期间访问了对存储器的第二行的访问，所述存储器的第二行与所述第二访问跟踪字段相关联。 

附图说明

通过附图中的各图举例说明本发明，但不希望本发明受到附图中的各图的限制。 

图1示出能够执行引退前和引退后存储器访问跟踪的多处理元件处理器的实施例。