[发明专利]压缩指令格式

说明书

技术领域

本发明的实施例涉及微处理器和微处理器系统。具体来说，本发 明的至少一个实施例涉及产生压缩指令格式的指令编码技术。

背景技术

微处理器技术这些年来得到迅速发展。计算机架构和半导体技术 的进步创造了设计新处理器的许多机会。通常存在设计新处理器的两 种选项：(1)定义全新的架构，以及(2)扩展当前架构以容纳新特征。

新处理器包含硬件和软件两个方面的新特征。基于现有设计的新 处理器通常具有能利用新硬件设计的附加的指令集。但是，由于指令 的编码和存储指令操作码映射方面的限制，通过添加新的指令集来扩 展指令集是一个难题。因此，本行业需要提供用于扩展指令集而无需 增加硬件复杂度以及无需明显扩大操作码映射的数量和大小的有效 方法。

发明内容

本发明提供一种装置，包括：第一指令解码逻辑，向第二指令解 码逻辑指明指令中的多个字段的每个的功能，其中所述第二指令解码 逻辑将使用由所述第一指令解码逻辑所指明的所述多个字段的每个 的功能将所述指令从第一格式转换成第二格式，其中所述第二格式将 采用比所述指令的所述第一格式更少的位来表示所述多个字段的至 少一个。

本发明还提供一种已经在其上存储了指令的机器可读介质，所述 指令在由机器解码时使所述机器生成结果，包括：具有与所述指令不 同的格式的所述指令的表示，其中所述指令的表示包括具有操作码映 射字段、REX字段、第三源寄存器字段、向量大小字段和前缀字段 的属性字段。

本发明还提供一种系统，包括：存储器，存储具有第一指令格式 的指令；处理器，包括向第二指令解码逻辑指明指令中的多个字段的 每个的功能的第一指令解码器逻辑，其中所述第二指令解码逻辑将使 用由所述第一指令解码逻辑所指明的所述多个字段的每个的功能将 所述指令从第一格式转换成第二格式，其中所述第二格式将采用比所 述指令的所述第一格式更少的位来表示所述多个字段的至少一个。

本发明还提供一种方法，包括：将具有第一多个字段的第一指令 格式转换成具有第二多个字段的第二指令格式，其中所述第二指令格 式使用更少位来保留所述第一指令格式中包含的所有信息，其中所述 第一指令格式包括八位的前缀字段、八位的REX字段和八位的逃逸 码字段。

附图说明

通过以下对本发明的详细描述，本发明的特征和优点将变得非常 明显，其中：

图1是示出其中可使用至少一个实施例的处理系统的框图。

图2是示出可包括一个实施例所表示的字段的指令格式的框图。

图3是示出根据至少一个实施例、对指令进行解码的逻辑的框 图。

图4是示出根据一个实施例的第一指令解码逻辑的简图。

图5是示出根据一个实施例的第二指令解码逻辑的简图。

图6是示出执行一个实施例的操作的流程图。

具体实施方式

关于使用唯一指令属性编码的实施例来扩展指令集的至少一种 方法、装置和系统。所公开的实施例还使指令集架构能够扩大，同时 保存用于存储与指令集架构关联的操作码映射的存储区。在至少一个 实施例中，一组现有指令字段被映射、压缩或者由指令属性字段取代， 所述指令属性字段可保持与现有技术指令字段关联的信息，但是可产 生更紧凑的指令从而用于存储指令和指令操作码映射需要的存储区 更少。在一个实施例中，指令属性编码可实现进一步的指令和微架构 特征，包括将由一些指令使用的额外源操作数以及用于例如向量指令 (例如单指令多数据(SIMD)指令)的指令的增加的数据大小。

为了便于说明，以下描述中提出例如处理器类型、指令格式、逻 辑门类型和逃逸操作码值等的大量具体细节，以便透彻地了解本发明 的实施例。但是，本领域的技术人员将清楚地知道，为了实施本发明， 不一定需要这些具体细节。在其它情况下，众所周知的电气结构和电 路以框图形式示出，以免影响使本发明不明确。在以下描述中，符号 ‘0x’表示其后的数值是十六进制格式。