[发明专利]实现高PSRR的集成电路及方法

说明书

技术领域

本发明涉及一种模拟集成电路技术，尤其涉及一种获得集成电路高电源抑制比PSRR(Power Supply Rejection Ratio)的电路及方法。

背景技术

各种电子装置如集成电路都是需要供电的，在使用过程中，希望供电电源非常稳定，LDO是一种低压差线性稳压器，如中国专利申请200580014548.0号所揭示。线性稳压器使用在其线性调节状态内运行的功率晶体管或功率场效应管，从应用的输入电压中减去其压降电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上之内所需的输入电压与输出电压的差值。LDO(低压降)稳压器通常使用双极型功率晶体管。这种晶体管允许饱和，所以稳压器可以有一个非常低的压降电压。更新的发展使用CMOS功率晶体管，它能够提供最低的压降电压。使用CMOS，通过稳压器的唯一电压压降是电源设备负载电流在晶体管上的ON电阻造成的。如果负载较小，这种方式产生的压降只有几十毫伏。

而在实际过程中，由于各种污染，会导致电源叠加诸如小纹波及噪声等而使得输入电源不稳定，性能良好的LDO，则要求要对小纹波及噪声不敏感，也即是具有高的PSRR。

现有的提高集成电路PSRR的技术有增加开环增益，使用级联电路，输出晶体管栅源极电压同步移动等，这些技术都是将集成电路的PSRR作为研究对象，都需要在LDO电路设计和结构上做较大改动，大大提高了研发成本，而且对提供PSRR的效果不理想。

发明内容

本发明的主要目的提供一种新的实现高PSRR的集成电路，能大幅提高集成电路的PSRR，且成本低。

为实现上述发明目的，本发明采用如下技术方案：一种实现高PSRR的集成电路，该集成电路为一调节器电路，包括带隙基准电路，电压环反馈电路，驱动电路，输出功率管以及与该输出功率管输出端相接的负载电路；所述输出功率管的输出端又直接分别与所述带隙基准电路及电压环反馈电路相连接，且输出功率管输出端电压经分压后反馈该电压环反馈电路；该电压环反馈电路又经驱动电路驱动所述输出功率管不断调整其输出电压，使得该集成电路的输出电压趋于稳定。

所述输出功率管为一PMOS晶体管，该PMOS晶体管的源极为输入端，漏极为输出端，栅极与所述驱动电路相接。

所述的电压环反馈电路还包括电流环反馈电路，该电流环反馈电路输入有电流敏感信号以检测输出到负载电路的电流。

在所述调节器电路启动时，所述带隙基准电路以及驱动电路都需要外部的输入电压启动。

在所述调节器电路启动后，所述带隙基准电路及电压环反馈电路的电源为该调节器电路的输出电压。

所述负载电路包括有平滑输出电压的电容及电阻。

所述的集成电路为一低压差线性调节器电路。

本发明实现高PSRR的集成电路，其内部设有一调节器电路，以该调节器电路的输出电压作为其他内部电路的输入电压。以低压差线性调节器LDO(Low Dropout Regulator)为例，对整个集成电路来说，其电源抑制比PSRR_TOT将是低压差线性调节器LDO的电源抑制比PSRR_LDO与其他内部电路的电源抑制比PSRR_int的之和，即

PSRR_TOT＝PSRR_LDO+PSRR_int

由上式可知，通过提高低压差线性调节器LDO的电源抑制比PSRR_LDO，则整个集成电路的电源抑制比PSRR_TOT将得到很大的提高，本发明的正是通过提高低压差线性调节器LDO的电源抑制比PSRR_LDO来提高整个集成电路的电源抑制比PSRR_TOT。

附图说明

图1为本发明实现高PSRR_TOT集成电路的高PSRR_LDO电路的结构图；

图2为本发明实现高PSRR_TOT集成电路的整体电路示意图。

具体实施方式