[发明专利]半导体测试系统

说明书

技术领域

本发明涉及一种半导体测试系统，特别是指一种不同测试机台可共享相同型式的探针卡的半导体测试系统。

背景技术

在晶圆(wafer)制造完成后，便需进入晶圆测试阶段以确保其功能符合标准。一般，晶圆测试是利用测试机台与探针卡结构(probe card)来测试晶圆上每一个晶粒，以确保晶粒的电气特性与效能依照原先的设计规格。而随着芯片功能更强更复杂，高速与精确的测试需求也就更加重要。

另外，探针卡结构应用于集成电路(IC)尚未封装前，针对裸晶以探针(probe needle)做功能测试，以筛选出不良品，然后再进行之后的封装工程。因此，它是集成电路制造中对制造成本影响相当大的重要制程之一。

一般测试过程中，首先于测试机台上将晶圆上的晶粒定位，再将探针卡结构固定在测试机台上，以使晶粒上的焊垫对准探针卡结构的探针，并与之接触。

然而，一般每一台不同的测试机台需配合不同的连接器、接口板及探针卡结构，所以不同测试机台的连接器、接口板及探针卡结构无法共享。因此，当发现某一台测试机台在测试晶圆时发生测试产线塞车的情况，因为现有技术中不同测试机台在无法共享相同探针卡结构的情况下，上述现有技术中塞车的问题将无法得到解决。

发明内容

本发明所要解决的技术问题是提供一种半导体测试系统，通过一连接器及一接口板的配合，相同型式的测试卡结构可选择地应用在多个不同型式的半导体待测物测试机台内。

为了解决上述技术问题，本发明的实施例提供技术方案如下：

根据本发明的其中一种方案，提供一种半导体测试系统，其包括：至少一种型式的测试卡结构及多台不同型式的半导体待测物测试机台。其中，该至少一种型式的测试卡结构的表面具有多个探针耦接界面。每一台半导体待测物测试机台至少具有一连接器及一接口板，该连接器的上表面及下表面分别具有多个上层耦接界面及多个下层耦接接口，该接口板的上表面及下表面分别具有多个上层接口板耦接接口及多个下层接口板耦接接口，并且每一个上层接口板耦接接口的型式依据上述不同型式的半导体待测物测试机台而有所不同，所述下层接口板耦接接口分别与所述上层耦接接口彼此相对应地相互电性连接，该测试卡结构的所述探针耦接接口与所述下层耦接接口相对应地相互电性连接；因此，通过该连接器及该接口板的配合，不同型式的半导体待测物测试机台可使用相同型式的测试卡结构。

本发明的实施例具有以下有益效果：

通过一连接器及一接口板的配合，相同型式的测试卡结构可选择地应用在多个不同型式的半导体待测物测试机台内。

附图说明

图1为本发明半导体测试系统中的其中三台半导体待测物测试机台的侧视分解示意图；

图2为图1中第一台半导体待测物测试机台的侧视组合示意图；

图3为图1中第二台半导体待测物测试机台的侧视组合示意图；以及

图4为图1中第三台半导体待测物测试机台的侧视组合示意图。

主要组件符号说明

半导体待测物测试机台M1、M2、M3

测试头              H1、H2、H3

界面板              F1、F2、F3

上层接口板耦接接口  F12、F22、F32

下层接口板耦接接口  F11、F21、F31

连接器              T

上层耦接界面        T2

下层耦接界面        T1

测试卡结构          P1

探针耦接界面        P10

探针                P11

待测物              A

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

请参阅图1至图4所示，本发明提供一种半导体测试系统，其包括：至少一种型式的测试卡结构P1及多台不同型式的半导体待测物测试机台(M1、M2、M3)。

其中，该测试卡结构P1(例如探针卡结构)的上表面具有多个探针耦接接口P10，并且该测试卡结构P1的下表面设置有多个探针P11，以用于进行一待测物A(例如晶圆)的性能测试。此外，所述探针耦接接口P10设置于该测试卡结构P1上表面的外围区域。