[发明专利]非易失性半导体存储装置及其写入与读出方法

说明书

技术领域

本发明涉及使用MOS晶体管的非易失性半导体存储装置。

背景技术

在利用FN隧道电流向浮栅注入电荷的半导体存储装置中，在用 以流过FN隧道电流的栅绝缘膜上，需加上10MV/cm左右的电场，再 者，为了用控制栅的电位控制浮栅的电位，实际需要的电场达到 12MV/cm左右。在通常的用于电路的MOS晶体管中，一般为了保证 10年的使用寿命，可加于栅绝缘膜的电场最大约4～6MV/cm。因而， 流过FN隧道电流的栅绝缘膜需形成为能耐受强电场的专用的栅绝缘 膜，与用于其它元件的栅绝缘膜不同。因此，存在着制造工序增加的 问题。基于这样的理由，通常利用FN隧道电流的非易失性存储装置 往往作为非易失性存储装置单体在市场上销售。

除上述以外，还有这样的存储装置，其中利用MOS晶体管的热 载流子在浮栅上注入电荷，通过使Vth移位来保持数据。由于不需要 利用上述FN隧道电流的非易失性半导体存储装置那样的特别制造工 序，该存储装置经常用于调整。例如，用于LCD驱动用IC或电源IC 等的调整。这是因为在这些产品的制造工序中，无需追加任何工序， 可以在同一芯片上制作利用热载流子的非易失性半导体存储装置。

在使用碰撞电离率较大的NMOS的情况下，浮栅上未注入电荷 即未写入的NMOS晶体管的Vth是耗尽型即正常导通(normally on)状 态。另一方面，在浮栅上注入电荷即写入时，Vth成为增强型即构成 正常截止(normally off)状态。在读出时，如果将控制栅置于低电平， 在漏极/源极间施加电压，则在被写入的NMOS晶体管中，不流过漏 极/源极间电流，而在没有被写入的NMOS晶体管中，流过漏极/源极 间电流。一旦漏极/源极间流过电流，则发生热载流子，虽然是少许， 但其一部分被注入到浮栅。即，写入也由于读出而随时间进行。为了 解决这个问题，作了各种各样的结构方面的研究(例如参照特开平 10-189918号公报)。

除上述以外，也有在二极管上施加结耐压以上的电压，通过使结 短路来进行写入的存储装置。在采用该方法的情况下，在读出时一旦 施加与写入时相同的电压结就短路，也进行写入，因此需压低读出电 压或通过施加最大工作电压以上的电压进行写入。另外，若不追加制 造工序，往往难以在同一衬底上形成具有满足上述要求的耐压的二极 管(参照特开平6-139778号公报)。

在用热载流子进行写入的半导体存储装置中，为了避免在读出时 向浮栅注入电荷，采用了各种各样的方法。例如，用LDD(Lightly Doped Drain：低掺杂漏区)结构，在读出时缓和漏极近旁的电场，采用抑制 热载流子的方法，但由于仅构成减少向浮栅的电荷注入，不能从本质 上解决问题。如果在读出时持续施加与写入时相同的漏极电压，则会 在没有被写入的MOS晶体管上引起误写入，因此为了避免误写入， 也有将读出时的漏极电压限制在比写入时低的电压上的对策。或者， 也有采用以下办法的情况：即缩短读出时的电压施加时间，在投入电 源时进行数据读出，通过将该数据存储在SRAM中，设法使其仅在投 入电源时需要电压。在这样的处理方法中，存在电压使用范围变窄， 或者因附加电路而面积增大的问题。

另外，在利用二极管的结短路的半导体装置中，由于在读出时一 旦施加与写入时相同的电压就结短路，从而进行写入，因此需压低读 出电压，或者通过施加最大工作电压以上的电压来进行写入。

发明内容

基于上述理由，理想的存储装置是：用由存储元件以外的MOS 晶体管确定的最大工作电压以内的电压进行写入，将由存储元件以外 的MOS晶体管确定的最大工作电压在希望的期间(一般是10年)， 即使持续施加也不会引起数据反转。而且，理想的方法是：为了形成 这样的存储装置，没有必要附加多余的工序，能够以低成本实现。

为了解决上述课题，本发明提出以下的方案。

设计成这样的非易失性半导体存储装置，其特征在于，将导通耐 压不同的MOS晶体管形成在同一衬底上，将导通耐压低的一方的 MOS晶体管作为存储元件来使用，在栅导通状态下，利用漏极耐压低， 通过使导通耐压低的一方的MOS晶体管的漏极/基极间的PN结短路， 进行数据的写入。