[发明专利]具有肖特基二极管的高压半导体元件

说明书

技术领域

本发明是有关于一种高压半导体装置，特别是有关于一种具有肖特基(Schottky)二极管的高压半导体元件。

背景技术

高压半导体元件技术适用于高电压与高功率的集成电路领域。传统高电压半导体元件主要用于18V或以上的元件应用领域。高压元件技术的优点为符合成本效益且易相容于其他工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域。

图1A是显示传统N型横向扩散金属氧化物半导体(LDMOS)结构的剖面示意图。于图1A中，一N型LDMOS 10包括一半导体基底110，一P-型体掺杂区115于半导体基底110的一第一区域10I中。一N-型漂移区120a形成于该半导体基底110的一第二区域10II中。一绝缘区135设置于基底上，定义出一主动元件区域。一栅极介电层145于该基底表面，其第一端跨越该绝缘区135上的部分表面，且其第二端露出该P-型体掺杂区表面的源极区域140a、140b，其中区域140a为P-型的浓掺杂区，而区域140b为N-型的浓掺杂区。一多晶硅栅极150位于栅极介电层145上，其一端延伸至该绝缘区上。一N-型浓掺杂区130位于该N-型漂移区中，且位于该绝缘区的第二端，做为N型LDMOS 10的漏极区域。

为了达到耐高压N型LDMOS，一般会使用一个低浓度N-型漂移区来形成一个高耐压结构，并且利用其它如RESURF和Field Plate等技术来达到最佳化调整。

传统肖特基二极管结构如图1B所示，传统肖特基二极管元件20包括一半导体基底110，一N-型漂移区120b形成于该半导体基底的上半部。一绝缘区135设置于基底上，定义出主动元件区域，包括一阳极区域和阴极区域。一对P-型掺杂井区125a、125b设置于N-型漂移区120b中，对应阳极区域的两侧。一层间介电层(ILD)140形成于半导体基底110上，定义出阳极接触区域和阴极接触区域。一阳极电极160a与该N-型漂移区120b之间形成一肖特基结122。一N-型浓掺杂区130位于N-型漂移区120b上，对应该阴极区域，且与阴极电极160b电性接触。

为了达到耐高压肖特基二极管，一般都会使用一个低浓度的N-型漂移区来形成一个高耐压结构。当整合N-型LDMOS和肖特基二极管于一集成电路时，相同浓度N-型漂移区120a、120b不一定分别适合N-型LDMOS元件以及肖特基二极管元件。因此，必需分别掺杂以定义出不同浓度的N-型漂移区，进而导致需额外掩膜且增加工艺成本。

发明内容

本发明的一实施例在于提供一种整合肖特基(Schottky)二极管的高功率半导体元件，包括：一第一元件和一第二元件。上述第一元件包括一半导体基底；一第一型体掺杂区于该半导体基底的一第一区域中；一第二型漂移区于该基底的一第二区域中，且与该第一型体掺杂区间存在一结；一绝缘区于该半导体基底上，定义出一主动区域；一介电层于该半导体基底表面，其第一端跨越该绝缘区上的部分表面，且其第二端露出该第一型体掺杂区的一区域；一第一电极位于该第一型体掺杂区露出的部分区域上；一第二型浓掺杂区位于该第二型漂移区中，且与该绝缘区的一第二端接触；一第二电极位于该第二型浓掺杂区上；及一第三电极位于该介电层上。上述第二元件包括：该第二型漂移区于该半导体基底的该第一区域和该一第二区域中；该第一电极位于该第二型漂移区于该半导体基底的该第一区域上；该第二型浓掺杂区位于该第二型漂移区于该半导体基底的该第二区域中；及该第二电极位于该第二型浓掺杂区上；以及所述第一元件与所述第二元件沿所述第一电极的一长轴方向相邻。