[发明专利]半导体器件及其制造方法

说明书

本申请基于35 U.S.C 119要求第10-2007-0127511号(于2007年12月10日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

随着信息和通讯领域的快速发展，以及诸如计算机的信息媒介的普及，半导体器件也得到快速的发展。与实现半导体器件的更高集成度以获得更高的功能性一致的是，已经研究和开发了各种方法以减小形成于衬底上的单个器件的形体尺寸(feature size)，并最大化半导体器件的性能。从而，半导体器件的小型化已经取得了与制造高度集成的半导体器件的方法相对应的发展。

随着半导体器件尺寸的减小，半导体器件的多晶硅栅极引起了诸如高栅极电阻(resistance)、多晶硅损耗、硼渗入等多种问题。因此，已经用金属栅极等来取代多晶硅栅极。然而，在使用纯的TiN、TaN、TiSiN等的金属栅极的情况下，几乎不改变NMOS或PMOS的功函数(work function)。这就产生了这样的问题，即当将金属栅极应用到半导体器件时，器件性能恶化，其中该半导体器件需要用于各个晶体管的不同功函数。

发明内容

本发明实施例涉及一种半导体器件及其制造方法，该半导体器件可以具有局部硅化的栅极图样。本发明实施例涉及一种半导体器件，该半导体器件包括：具有至少一个有源区的半导体衬底。可以在半导体衬底的有源区上方形成栅极介电膜。可以在栅极介电膜上方布置栅电极，该栅电极由多晶硅区和多晶硅区上方的硅化膜形成。

本发明实施例涉及一种制造半导体器件的方法，该方法可以包括下述步骤中的至少之一：在半导体衬底上方形成栅极介电膜，在栅极介电膜上方形成多晶硅膜，在多晶硅膜上方形成金属膜，以及通过将金属膜与部分多晶硅膜反应来形成硅化膜(silicidation film)。

本发明实施例涉及一种装置，该装置可以包括下述中的至少之一：具有至少一个有源区的半导体衬底；在半导体衬底的有源区上方形成的栅极介电膜；以及形成于栅极介电膜上方的栅电极，该栅电极由多晶硅区和多晶硅区上方的硅化膜形成。

本发明实施例涉及一种方法，该方法可以包括下述中的至少之一：在半导体衬底上方形成栅极介电膜；在栅极介电膜上方形成多晶硅膜；在多晶硅膜上方形成金属膜；以及通过将金属膜与部分多晶硅膜反应来形成硅化膜。

附图说明

实例图1至图6是示出了根据本发明实施例的制造半导体器件的方法的过程截面图。

具体实施方式

实例图1至图6是示出了根据本发明实施例的制造半导体器件的方法的过程截面图。

如实例图1中所示，如下，可以在半导体衬底100中形成器件隔离图样101。可以将器件隔离图样101用于限定有源区(activearea)，在有源区中，器件可以形成在半导体衬底100上。首先，可以在半导体衬底100上方形成硬质掩膜(hard mask)。可以使用硬质掩膜以预定深度来刻蚀半导体衬底100以形成沟槽。可以形成沟槽以围绕有源区。沟槽填充材料可以厚厚地沉积在整个半导体衬底100上方，并掩埋沟槽。可以使用氧化膜作为沟槽填充材料。可以使用常压化学气相沉积(atmospheric pressure chemical vapordeposition)(APCVD)方法来沉积该氧化膜。例如，可以使用诸如O₃-TEOS(正硅酸乙酯)的材料来作为沟槽填充材料。其后，可以实施化学机械抛光(CMP)以便氧化膜只保留在沟槽中，从而形成器件隔离图样101。

如实例图2中所示，可以在整个半导体衬底100上方形成栅极氧化膜110来作为栅极介电膜，其中在该半导体衬底100中形成有器件隔离图样101。可以使用热氧化方法等来形成栅极氧化膜110。例如，可以使用炉内热处理(FTP)方法(furnace thermal process(FTP)method)，在氧气气氛中以700℃到900℃的温度，在半导体衬底100上方沉积栅极氧化膜110。栅极氧化膜110可以形成具有到的厚度。根据本发明实施例，还可以在栅极氧化膜110上方实施氮化物等离子体处理(nitride plasma treatment)。在这种情况下，栅极氧化膜110变成栅极氮氧化膜(gate oxynitride film)110。此处，栅极氮氧化膜110保持了有效氧化物厚度(effective oxidethickness)(EOT)但增加了物理厚度(physical thickness)，这可以确保工艺余量(process margins)和器件特性。