[发明专利]具有相位内插功能的时钟产生装置及其相关方法

说明书

技术领域

本发明涉及一种时钟产生装置及其相关方法，尤其是涉及一种具有相位内插功能的时钟产生装置及其相关方法。

背景技术

在许多应用上，时钟产生装置(例如是锁相回路(PLL)、延迟锁住回路(DLL))为一十分重要的电路。在本说明书中以锁相回路作为说明，图1说明用以接收一参考时钟及产生一输出时钟的一已知锁相回路100，其中该输出时钟由一频率较其快N倍的该参考时钟来进行锁相，且N为一整数。锁相回路100包含：相位/频率检测器(PFD)110、回路滤波器(Loop filter)120、电压控制振荡器(VCO)130及除N电路150。其中，相位/频率检测器110用以检测该参考时钟及一反馈时钟间的一相位差，并产生一相位误差信号PE来表示该相位差。回路滤波器120用以滤波该相位误差信号PE以产生一电压信号VCON。电压控制振荡器130在电压信号VCON的控制下产生该输出时钟。除N电路(分频电路)150用以将该输出时钟除以N以产生该反馈时钟。众所周知，锁相回路100通过一反馈的方式调整电压信号VCON，以使得该反馈时钟的相位能与该参考时钟对准。在一稳态下，该反馈时钟可以准确地与该参考时钟对准，因此，相位误差PE几乎为零，且电压信号VCON几乎为一常数值。

电压控制振荡器130为包含有一电压控制延迟线(VCDL)135的一环式振荡器，其中，电压控制延迟线135耦接于一自反馈(self-feedback)的电路拓朴(topology)。电压控制延迟线135具有由电压信号VCON所控制的一延迟量。当该延迟量发生变化时，电压控制振荡器130的振荡频率也会随之变化，换言之，电压控制振荡器130的振荡频率可视为由电压信号VCON所控制。为此本领域技术人员所熟知，由于振荡时钟反复地在电压控制延迟线135上循环而累积噪声量，故环式振荡器上通常具有许多噪声。此外，环式振荡器上的噪声量将会使得锁相回路的效能衰减，因此，亟需一用以消除锁相回路中的环式振荡器上的噪声的装置及方法。

这里，与上述相关问题的研究及/或探讨的文献有三篇美国专利及两篇期刊。此三篇美国专利的号码分别为US 6,683,506、US 6,617,936及US6,861,916，而该两篇期刊中之一刊载于「2007 Symposium on VLSI CircuitsDigest of Technical Papers」中第166页至第167页，标题为“Alow jitter1.6GHz multiplying DLL utilizing a scrambling time-to-digitalconverter and digital correlation”，而另一篇则刊载于「IEEE Journalof Solid State Circuits，vol.37，pp.1795-1803，Dec.2002」，其标题为“A multiple-crystal interface PLL with VCO alignment to reducephase noise”。兹列出以供参考。

发明内容

本发明的实施例披露了一种相位内插功能的时钟产生装置。本发明的时钟产生装置包含相位内插控制器、相位/频率检测器、回路滤波器、相位内插振荡器以及除N电路。相位内插控制器，经由一输入时钟产生一相位内插控制信号。相位/频率检测器，用以检测一第二参考时钟与一反馈时钟间的一相位差，并输出一相位误差信号来表示该相位差。回路滤波器，用以滤波该相位误差信号，并产生一第一控制信号。相位内插振荡器，于一相位内插下产生一输出时钟。分频电路，用以将该输出时钟进行分频，以产生该反馈时钟。

本发明的实施例披露了一种时钟产生的方法。该方法包含：经由一输入时钟产生一相位内插控制信号；检测一第二参考时钟与一反馈时钟间的一相位差，并输出一相位误差信号来表示该相位差；滤波该相位误差信号来产生一第一控制信号；于一相位内插下产生一输出时钟，其中，该振荡状态由该第一控制信号所控制，且该相位内插由一相位内插控制信号所控制；以及，将该输出时钟进行分频以产生该反馈时钟。

附图说明

图1为已知锁相回路的一功能方块的示意图。

图2A为本发明的锁相回路的一实施例的功能方块的示意图。

图2B为说明图2A的锁相位路中的固定延迟电路与相位内插控制器的一实施例的示意图。

图2C为说明图2B的固定延迟电路与相位内插控制器的时序图。

图2D为相位内插器的一实施例的示意图。

附图符号说明