[发明专利]含有输出预置电路的低功耗输出驱动器电路及其控制方法

说明书

技术领域

本发明涉及一种诸如输出缓冲器电路的输出驱动器电路，尤其涉及一种具较低功率消耗的含有输出预置电路的输出驱动器电路及其控制方法。

背景技术

如今在一集成电路中使用诸如一具有输出预置电路的输出缓冲器电路之类的输出驱动器电路以驱动一输出数据是极为普遍的。例如，请参看图1，其显示一如Ishibashi等在美国专利第4,992,677号中所揭露的，用于一输出缓冲器电路的输出预置电路的电路示意图。在图1中，该输出预置电路包含两个参考电压(VH与VL)，两个差分放大器(OP1与OP2)，两个N型金属氧化物半导体(NMOS:M1与M2)以及一电容C(一输出负载)，且每一该VH、VL、M2及C的一端均接地。VH、VL、OP1与OP2用于检测C的一电压的输出电平，且M1与M2用于预置该C的电压至VH或VL。当C的电压高于VH时，M2开启而M1关断以下拉C的电压至VH，当C的电压低于VL时，M1开启而M2关断以上拉C的电压至VL。

虽然如图1所示的该输出预置电路具有较高的读出速率与较低的噪声，但其主要缺点为该两个差分放大器OP1与OP2的内部架构相对较复杂，故造成较高的功率消耗，且其也需额外产生该两个参考电压VH与VL。

面对今日能源危机与全球暖化现象的挑战，以及配合在集成电路中具有高密度的电子元件与低功率消耗的趋势，本发明的目的在于提供一具有高读出速率、低切换噪声以及低功率消耗的输出预置电路。

职是之故，发明人鉴于现有技术存在的上述缺点，终能提出本案的「具低功率消耗的含有输出预置电路的输出驱动器电路及其控制方法」。

发明内容

本发明的一个主要目的在于提供一种具有高读出速率、低切换噪声以及低功率消耗的含有输出预置电路的输出驱动器电路。

本发明的另一个主要目的在于提供一种用于一输出缓冲器的输出预置电路，该电路包含：一栓锁，具有一第一输入端，一第二输入端与一输出端，其中该第一输入端接收一电力开启复位信号，该第二输入端接收该输出缓冲器的一电压，该输出端产生一栓锁输出信号；一输出预置装置，包含一上拉电路，接收一预置致能信号以及该栓锁输出信号，其中当该预置致能信号激活及该栓锁输出信号在一高电平时，该上拉电路使该输出缓冲器的该电压，自一接地电平增加至一第一电平；以及一下拉电路，接收该预置致能信号以及该栓锁输出信号，其中当该预置致能信号激活及该栓锁输出信号在一低电平时，该下拉电路使该输出缓冲器的该电压，自一电源电压电平减低至一第二电平。

根据上述构想，该输出缓冲器进一步包括一输出负载与一输出驱动器，该栓锁进一步包括一第三输入端，接收一内部输出致能信号，该输出负载具有一第一端与一接地的第二端。

根据上述构想，该上拉电路包括：一第一反相器，其具有一输入端与一输出端，该输入端接收该预置致能信号；一与非门，具有一第一输入端、一第二输入端与一输出端，该第一输入端耦合于该第一反相器的该输出端，该第二输入端接收该栓锁输出信号；一第二反相器，具有一输入端及一输出端，该输入端耦合于该与非门的该输出端；以及一第一开关，具有一第一端、一第二端及一控制端，该第一端接收一电源电压，该第二端耦合于该输出负载的该第一端，且该控制端耦合于该第二反相器的该输出端。

根据上述构想，该下拉电路包括：一或非门，具有一第一输入端、一第二输入端及一输出端，该第一输入端接收该预置致能信号，且该第二输入端接收该栓锁输出信号；一第三反相器，具有一输入端与一输出端，且该输入端耦合于该或非门的该输出端；以及一第二开关，具有一第一端、一第二端与一控制端，该第一端耦合该输出负载的该第一端，该第二端接地，且该控制端耦合于该第三反相器的该输出端。

根据上述构想，该第一开关是一N型金属氧化物半导体，该第二开关是一P型金属氧化物半导体，该N型金属氧化物半导体当该预置致能信号激活，且该栓锁输出信号在该高电平时导通，该P型金属氧化物半导体当该预置致能信号激活与该栓锁输出信号在该低电平时导通，该第一电平等于该电源电压与该N型金属氧化物半导体阈值电压之差，该第二电平等于该P型金属氧化物半导体的阈值电压。

根据上述构想，当该输出致能信号不激活、该拴锁输出信号在该高电平，且该内部输出致能信号激活时，该输出驱动器致使该输出缓冲器的该电压自该第一电平增加至该电源电压电平；当该输出致能信号不激活、该拴锁输出信号在该低电平，且该内部输出致能信号激活时，该输出驱动器致使该输出缓冲器的该跨压自该第二电平减低至一接地电平。