[发明专利]具有肖特基势垒控制层的MOS器件

权利要求书

1.一种形成在半导体衬底上的半导体器件，包括：

漏极；

覆盖所述漏极的外延层；以及

有源区，包括：

本体，所述本体置于所述外延层中，并具有本体顶表面；

源极，所述源极嵌入在所述本体中，并从所述本体顶表面延伸至所述本体中；

栅极沟槽，所述栅极沟槽延伸至所述外延层中；

栅极，所述栅极置于所述栅极沟槽中；

有源区接触沟槽，所述有源区接触沟槽通过所述源极和所述本体延伸至所述外延层中；以及

有源区接触电极，所述有源区接触电极置于所述有源区接触沟槽内，其中所述有源区接触电极和所述外延层形成肖特基二极管；以及

肖特基势垒控制层，所述肖特基势垒控制层置于与所述有源区接触沟槽邻近的所述外延层中。

2.根据权利要求1所述的半导体器件，其中所述肖特基势垒控制层置于与所述有源区接触沟槽的下部邻近处。

3.根据权利要求1所述的半导体器件，其中所述肖特基势垒控制层包括掺杂有与所述外延层相反极性的掺杂物的材料薄层。

4.根据权利要求1所述的半导体器件，其中所述肖特基势垒控制层包括窄带隙材料的薄层。

5.根据权利要求1所述的半导体器件，其中所述栅极沟槽是第一栅极沟槽；以及

所述器件进一步包括栅极区，所述栅极区包括：

第二栅极沟槽，所述第二栅极沟槽延伸至所述外延层中；

第二栅极，所述第二栅极置于所述第二栅极沟槽中；以及

栅极接触沟槽，所述栅极接触沟槽形成在所述第二栅极内。

6.根据权利要求5所述的半导体器件，其中所述栅极接触沟槽和所述有源区接触沟槽具有相同的深度。

7.根据权利要求5所述的半导体器件，其中所述有源区接触沟槽具有与所述栅极接触沟槽不同的深度。

8.根据权利要求1所述的半导体器件，其中所述有源区接触沟槽具有不一致的深度。

9.根据权利要求1所述的半导体器件，其中：

所述有源区接触沟槽具有第一深度和第二深度；

所述第一深度比所述第二深度浅；以及

对应于所述第一深度的第一接触开口比对应于所述第二深度的第二接触开口宽。

10.根据权利要求1所述的半导体器件，进一步包括抗击穿注入，所述抗击穿注入置于所述有源区接触沟槽的侧壁上。

11.根据权利要求10所述的半导体器件，其中所述抗击穿注入置于所述肖特基势垒控制层之上。

12.根据权利要求1所述的半导体器件，进一步包括匀厚注入，所述匀厚注入沉积在整个所述外延层中，其中所述匀厚注入具有与所述外延层相反的极性。

13.根据权利要求1所述的半导体器件，进一步包括外延层轮廓调谐注入，所述外延层轮廓调谐注入沉积在所述有源区接触沟槽之下。

14.根据权利要求1所述的半导体器件，进一步包括所述有源区接触沟槽之下的岛区，其中所述岛区具有与所述外延层相反的极性。

15.根据权利要求1所述的半导体器件，其中所述栅极在所述本体顶表面之上延伸。

16.一种制造半导体器件的方法，包括：

在覆盖半导体衬底的外延层中形成栅极沟槽；

在所述栅极沟槽中沉积栅极材料；

形成本体；

形成源极；

形成有源区接触沟槽，所述有源区接触沟槽通过所述源极和所述本体延伸至所述外延层中；

沉积肖特基势垒控制层；以及

在所述有源区接触沟槽内布置接触电极。

17.根据权利要求16所述的方法，其中沉积所述肖特基势垒控制层包括：沉积掺杂有与所述外延层相反极性的掺杂物的材料薄层。

18.根据权利要求16所述的方法，其中所述栅极沟槽是第一栅极沟槽，以及

所述方法进一步包括形成栅极区，包括：

形成第二栅极沟槽，所述第二栅极沟槽延伸至所述外延层中；

在所述第二栅极沟槽中形成第二栅极；以及

形成栅极接触沟槽，所述栅极接触沟槽形成在所述第二栅极内。