[发明专利]锁相环锁定信号的产生电路

说明书

技术领域

本发明涉及锁相环电路，特别是涉及一种锁相环锁定信号的产生电路。

背景技术

锁相环(PLL，Phase Locked Loop)，是一种利用反馈控制原理实现的频 率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持 同步。当参考时钟的频率或相位发生改变时，会检测到这种变化，并且通过 其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为锁 相，因为它的工作过程是一个自动频率或相位调整的闭合环路，所以叫锁相 环。当锁相环的输出信号与输入信号同步时，需要输出一个表示锁定的信号， 通知其它电路锁相环产生的时钟已经同步可以使用。

现有技术中，电荷泵型锁相环电路如图1所示，该电路包括：鉴频/鉴相 器101、电荷泵102、低通滤波器103、压控振荡器104以及分频器105。其 中，鉴频/鉴相器101检测输入信号与反馈信号的相位差，如果反馈信号的相 位超前于输入信号的相位，则产生一个UP信号，如果反馈信号的相位落后于 输入信号的相位，则产生一个DOWN信号，UP或DOWN信号输入电荷泵 102，控制电荷泵102对低通滤波器103进行充电或放电，其充电或放电时间 正比于UP信号和DOWN信号的脉冲宽度，滤波器103输出电压为压控振荡 器104输出信号频率的控制电压，压控振荡器104输出信号经分频器105进 行N分频后作为鉴频/鉴相器101的一个输入信号(反馈信号)。该电荷泵型 锁相环的锁定判断一般情况下采用数字电路来实现。基本原理是利用计数器 统计一段时间内参考时钟和反馈时钟的时钟沿个数，如果连续几次统计的值 都是相同的，那么认为锁相环已经锁定。

在对现有技术的研究和实践过程中，发明人发现现有技术中至少存在以 下技术缺陷：现有数字锁定判断电路复杂，并且由于时钟抖动，可能产生误 判，导致锁定输出信号不够准确和稳定。

发明内容

本发明解决的问题是，提供一种锁相环锁定信号的产生电路，能够简化 电路结构，得到准确、稳定的锁定输出信号。

为了解决上述技术问题，本发明实施例提供了一种锁相环锁定信号的产生电 路，包括：电容、时钟发生单元、电荷充电单元、脉冲宽度检测单元、锁定 信号产生单元；

所述时钟发生单元，用于将输入的参考时钟生成双相不交叠时钟；

所述电荷充电单元，用于根据所述双相不交叠时钟对所述电容进行充电；

所述脉冲宽度检测单元，用于检测第一控制信号和第二控制信号的高电 平脉冲宽度，根据所述第一控制信号和第二控制信号对所述电容放电，放电 电荷与第一控制信号和第二控制信号的高电平脉冲宽度之和成线性关系；

所述锁定信号产生单元，用于在所述电容的电压大于预设值时，输出锁 相环锁定信号。

可选的，所述锁定信号产生单元为反相器或者比较器。

可选的，所述时钟发生单元具体包括：时钟发生器、第一非门、第二非 门；

所述时钟发生器，用于将输入的参考时钟生成第一时钟和第二时钟；

所述第一非门，用于将输入的第一时钟生成第一反相时钟，该第一反相 时钟与所述第一时钟构成第一双向不交叠时钟；

所述第二非门，用于将输入的第二时钟生成第二反相时钟，该第二反相 时钟与所述第二时钟构成第二双向不交叠时钟。

可选的，所述电荷充电单元具体包括：第一控制单元、第二控制单元、 第一电容；

所述第一控制单元，一端与电源连接，通过所述第一双向不交叠时钟控 制其关断，当处于关闭状态时，用于控制所述电源向所述电容充电；

所述第二控制单元，一端与所述电容连接、通过所述第二双向不交叠时 钟控制其关断，当处于关闭状态时，用于控制所述第一电容对所述电容充电；

所述第一电容，一端接地，另一端连接于所述第一控制单元和所述第二 控制单元之间的节点，用于对所述电容充电。

可选的，所述脉冲宽度检测单元包括：

第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管；

所述第一晶体管，漏极连接于所述第二控制单元和所述电容之间的节点， 通过栅极输入的第一控制信号控制所述电容向所述第三晶体管放电。

所述第二晶体管，漏极连接于所述第二控制单元和所述电容之间的节点， 通过栅极输入的第二控制信号控制所述电容向所述第四晶体管放电；