[发明专利]接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法

权利要求书

1.一种接触插塞电熔丝结构，包括：

硅层，该硅层包括多晶硅材料；及

接触插塞，其包括第一端及第二端，以该第一端与该硅层接触，及对该接触插塞施加电压后，该接触插塞与该硅层接触的该第一端之处形成空洞而断开；

金属硅化物阻挡层，覆盖该硅层的形成该接触插塞的一端；

金属硅化物层，其覆盖该硅层的未被金属硅化物阻挡层覆盖的其它表面。

2.如权利要求1所述的接触插塞电熔丝结构，其中，该硅层包括掺杂剂。

3.如权利要求1所述的接触插塞电熔丝结构，其中该接触插塞包括钨、钽、氮化钽、钛、氮化钛、铝、或铜。

4.如权利要求1所述的接触插塞电熔丝结构，其中该接触插塞包括金属插塞及阻障层包覆该金属插塞。

5.如权利要求1所述的接触插塞电熔丝结构，使用于接触插塞电熔丝装置，其中该接触插塞电熔丝装置包括：

阳极；

该硅层，作为阴极；

熔丝连结体，连接该阳极与该阴极；及

该接触插塞，其位于该阴极上，用以接受该电压以形成该空洞而断开。

6.如权利要求1所述的接触插塞电熔丝结构，使用于只读存储器中，其中该只读存储器的单元结构包括：

半导体基底；

栅极结构，位于该半导体基底上；

该硅层，其为位于该栅极结构旁的该半导体基底中的掺杂区；及

该接触插塞，其位于该掺杂区上，用以接受该电压以形成该空洞而断开。

7.如权利要求1所述的接触插塞电熔丝结构，使用于只读存储器中，其中该只读存储器的单元结构包括：

半导体基底；

栅极结构，位于该半导体基底上，该栅极结构的上部包括多晶硅层； 

掺杂区，位于该栅极结构旁的该半导体基底中；及

该接触插塞，其位于该栅极结构的该多晶硅层上，用以接受该电压以形成该空洞而断开。

8.一种制造接触插塞电熔丝装置的方法，包括：

提供基底，其包括金属氧化物半导体晶体管区及电熔丝区；

在该基底形成位于该MOS晶体管区及该电熔丝区之间的第一隔离结构及位于该电熔丝区的第二隔离结构；

在该MOS晶体管区的该基底上形成栅极；

在该电熔丝区的该第二隔离结构上形成阳极、阴极、及连接该阳极与该阴极的熔丝连结体，其中该熔丝连接体包括硅层，该硅层包括多晶硅材料；

形成金属硅化物阻挡层，从而覆盖阴极端；

形成金属硅化物层，以覆盖熔丝连接体的其它表面；

在该栅极两侧的该基底分别形成源极及漏极；

全面沉积介电层以覆盖该基底；及

在该介电层中形成至少一第一接触插塞、仅一第二接触插塞、及一第三接触插塞，其分别贯穿该介电层而与该阳极、该阴极、及该漏极接触。

9.如权利要求8所述的方法，其中该栅极、该阳极、该阴极、与该熔丝连结体包括相同的材料。

10.如权利要求8所述的方法，进一步包括在该介电层上形成金属内连线以连接该第二接触插塞与该第三接触插塞。

11.如权利要求8所述的方法，其中该第一隔离结构包括浅沟隔离结构。

12.如权利要求8所述的方法，其中该第二隔离结构包括浅沟隔离结构。

13.如权利要求8所述的方法，进一步在该栅极与该基底之间形成栅极介电层。

14.如权利要求8所述的方法，在全面沉积该介电层覆盖该基底之前，进一步包括：

形成金属硅化阻挡层以覆盖该基底及该阴极，并露出该栅极、该源极、该漏极、该阳极、及全部或部分的该熔丝连结体；及

进行自对准金属硅化工艺，以在该栅极、该源极、该漏极、该阳极、及该全部或部分的该熔丝连结体表面形成金属硅化物层，

其中，使该至少一第一接触插塞与该阳极上的该金属硅化物层接触、使 该第二接触插塞贯穿该金属硅化阻挡层而与该阴极接触、及使该第三接触插塞与该漏极上的该金属硅化物层接触。