[发明专利]电荷域滤波电路

说明书

相关申请的交叉引用

本发明包含与2007年11月26日在日本专利局提交的日本专利申请 JP 2007-304984相关的主题，其全部内容通过引用而包含于此。

技术领域

本发明涉及电荷域滤波电路。

背景技术

互补型金属氧化物半导体(CMOS)工艺的微型化有这样的缺点：使用 已知的电路技术来实现RF电路以减小电源电压缩小了信号振幅的动态范 围，这是因为电压余量很小。另一方面，因为微型化提高了晶体管的截止 频率，所以造于如必须以精确的定时来进行的高速切换的操作。另一优点 是因为以高精度来进行平版印刷，所以可准确地指定电容器的电容比。

数字RF技术是解决对于RF电路来说由CMOS工艺的微型化产生 的缺点并将缺点转换成优点的技术。对于离散时间接收机(discrete time  receiver，DTR)使用数字RF技术，该离散时间接收机(discrete time  receiver，DTR)中的主要电路是电荷域滤波器。电荷域滤波器包含以指定 周期积蓄和释放电荷的电容器。在电荷域滤波电路中，滤波器仅由跨导和 开关配置而成，因而能够对千兆赫兹波段的RF信号直接进行采样和滤波。

已提出可通过改变电荷域滤波器的时钟信号的频率和波形，使得该电 荷域滤波器的滤波器特性可重新配置(参见R.Bagheri等人的《An 800MHz to 5GHz Software-Defined Radio Receiver in 90nm CMOS》， IEEE Int.Solid State Circuits Conf.Dig.Tech.Papers，Feb.2006，pp. 480～481)。图20是示出由Bagheri等人提议的已知的具有可重新配置的 滤波器特性的电荷域滤波电路的说明图。图21A、21B和21C是示出输入 到图20的电荷域滤波电路10中的时钟信号的波形的说明图。图21A、21B 和21C所示的时钟信号分别被输入到图20的电荷域滤波电路10中所示 的各种开关。当相应的时钟信号(由开关旁边的字符指示)是“高”时，各 开关闭合。

图20所示的电荷域滤波电路10是能够将其抽样比(decimation ratio) 切换为2和3的SINC滤波器。图20所示的电荷域滤波电路10进行工作， 使得当输入图21B所示的时钟信号时抽样比成为2，而当输入图21C所 示的时钟信号时抽样比成为3。因而电荷域滤波电路10具有可重新配置 的滤波器特性。

下面说明电荷域滤波电路10的操作。电荷域滤波电路10中的四个电 容器以时间顺序积蓄和释放电荷。以电容器C₁为例，当时钟信号Ψ_1，r变 为“高”时，电容器C₁的两端短路并使电荷重置。当时钟信号Ψ₁变为“高” 时，从输入端子积蓄电荷。当时钟信号K₁变为“高”时，电荷从电容器 C₁被释放到输出端子。

在抽样比为2的情况下，重复如下操作：通过时钟信号K₁和K₂同时 释放电容器C₁和C₂的电荷，并通过时钟信号K₃和K₄同时释放电容器 C₃和C₄的电荷。因此，如图21B所示，时钟信号K₁～K₄成为简单的矩 形波的重复。