[发明专利]测试非易失性存储设备的方法

说明书

相关申请的交叉引用 

本申请要求于2008年3月14日提交的申请号为2008-23838的韩国专利申请的优先权，该优先权申请的内容通过引用整体结合于此。 

技术领域

本发明涉及非易失性存储设备的擦除方法。具体地，本发明涉及测试非易失性存储设备的方法，用于在对多级单元(MLC)存储设备执行擦除操作后增强阈值电压分布特性。 

背景技术

通常，将作为非易失性存储设备的闪速存储设备分为NAND闪速存储设备及NOR闪速存储设备。 

在NOR闪速存储器中，存储单元中的每一个被独立地连接至位线和字线，因此NOR闪速存储器具极好的随机存取时间。而在NAND闪速存储器中，由于存储单元是串联连接的，一个单元串(cell string)仅需一个接触，由此NAND闪速存储器具有极好的集成特征。因此，在高密度闪速存储器中，NAND闪速存储器已被广泛使用。 

众所周知的NAND闪速存储设备包括存储单元阵列、行译码器及页缓冲器。 

存储单元阵列具有沿行设置的字线、沿列设置的位线以及相应于每条位线的单元串。 

最近，已经积极研究用于将多个数据位存储于一个存储单元中的多位单元，以便增加上述闪速存储器的集成度。此存储单元被称为多级单元(以下称为“MLC”)。用以存储一个数据位的存储单元被称为单级单元(SLC)。 

MLC具有多个阈值电压分布，以便存储多个数据。这意味着根据每一  单元分布电压不同地存储可能的数据值。 

闪速存储设备被制造在晶片上。这里，在晶片上对根据测试过程具有故障的存储单元(也就是故障存储单元)进行屏蔽，然后通过使用激光关于该故障存储单元执行修复处理。 

图1为示出对晶片上的存储单元进行测试的通常处理的流程图。 

在图1中，开始在晶片上进行测试的情况下，在步骤S101中执行电源测试，用以确认是否将电源正常施加至每一存储芯片。 

在步骤S103中，在完成电源测试后，对晶片上的每一存储单元进行擦除操作。在制造过程期间，晶片上的存储单元可具有不同的阈值电压。相应地，对每一存储单元进行擦除，使得所述存储单元的阈值电压小于0V。 

在步骤S105中，根据以上擦除过程，执行硬擦除确认，以便确认每一存储单元的阈值电压是否小于0V。 

根据在步骤S107中硬擦除确认的结果，在特定存储单元发生故障的情况下，在步骤S109中停止测试操作。 

在步骤S111中，读取该故障存储单元中的数据，并将与所读取的数据相关的信息存储在相应的页缓冲器中。 

在步骤S113中，根据所存储的数据确定故障页缓冲器，将屏蔽数据输入至连接到该存储单元的页缓冲器，使得所述故障页缓冲器中的锁存器在后续操作中输出通过信号。 

在步骤S115中，在将所述屏蔽数据输入至页缓冲器后，再次对每一存储单元进行擦除，且通过硬擦除确认来确认是否正常执行了屏蔽。通常，因在步骤S111及S113中正常执行屏蔽，因此能够通过硬擦除确认。 

在步骤S117中，执行软程序，使得在完成硬擦除确认的情况下，所述存储单元的阈值电压接近于0V。具体地，在对存储单元进行编程时，在该存储单元的阈值电压远远小于0V的情况下，编程时间长且该存储单元会影响其它存储单元。因此，对这些存储单元进行预编程，以便所述存储单元的阈值电压接近于0V。 

在步骤S119中，通过使用软确认电压SEV对所述软程序进行确认。 

如上所述，在测试过程期间已出现故障存储单元的情况下，停止所述  测试处理，存储有关该故障存储单元的信息，以及对该故障存储单元进行屏蔽。然后，对每一存储单元进行擦除，并执行硬擦除确认。结果，测试时间变得较长。 

图2A至2C为示出根据图1中的操作，所述存储单元的阈值电压偏移的说明图。 

晶片上的存储单元在初始时间可具各种阈值电压。在图2A中，在步骤S103中对每一存储单元进行擦除，使得所述存储单元的阈值电压小于0V。这里，通过使用硬确认电压EV执行硬擦除确认。 

图2A至2C示出使具有宽阈值电压分布的存储单元的阈值电压偏移，使得所述存储单元可具有接近于0V的窄阈值电压分布的过程。 

在图2B与2C中，执行软程序，使得所述存储单元的阈值电压接近于0V。然后，通过使用软确认电压SEV进行确认，以确定所述存储单元阈值电压是否接近于软确认电压SEV。