[发明专利]层叠电容器有效
| 申请号: | 200810173084.3 | 申请日: | 2008-11-26 |
| 公开(公告)号: | CN101447335A | 公开(公告)日: | 2009-06-03 |
| 发明(设计)人: | 富樫正明;青木崇;阿部宽;奥山博 | 申请(专利权)人: | TDK株式会社 |
| 主分类号: | H01G4/005 | 分类号: | H01G4/005;H01G4/228;H01G4/30;H01G4/35;H01G4/33 |
| 代理公司: | 北京尚诚知识产权代理有限公司 | 代理人: | 龙 淳 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 层叠 电容器 | ||
技术领域
本发明涉及层叠电容器。
背景技术
作为对于在2条传送线路中的噪音所采取的对策,分别将电容器插入到各条线和接地线之间(比如参照日本特开2000-228640号公报)。
发明内容
在作为插入到各条线与接地线之间的电容器而使用层叠电容器的情况下,通常需要使用2个层叠电容器。但是,在该情况下,因为有必要确保用于将2个层叠电容器安装于电路基板等上的区域,所以在电路基板等的设计上有较大的制约。
为了减少层叠电容器的安装面积,考虑使2个层叠电容器成为1个芯片,以使层叠电容器小型化。但是,在使2个层叠电容器成为1个芯片时,即,在将2个电容器形成于1个层叠电容器内的情况下,电容器之间会容易发生串线干扰。如果发生串线干扰,则层叠电容器就难以充分吸收噪音。
本发明的课题在于提供一种形成两个电容器的同时能够实现小型化并且能够抑制串线干扰的层叠电容器。
本发明所涉及的层叠电容器,具备:电容器素体,该电容器素体具有互相相对的长方形的第1以及第2主面、以连接第1以及第2主面之间的方式在第1以及第2主面的短边方向上延伸且互相相对的第1以及第2侧面、以连接第1以及第2主面之间的方式在第1以及第2主面的长边方向上延伸且互相相对的第3以及第4侧面,该电容器素体由在第1以及第2主面的相对方向上层叠多层绝缘体层而构成;第1端子电极,配置于电容器素体的第1侧面;第2端子电极,配置于电容器素体的第2侧面;第3端子电极,配置于电容器素体的第3侧面;第4端子电极,配置于电容器素体的第4侧面;第1内部电极,连接于第1端子电极并且配置于电容器素体内;第2内部电极,连接于第2端子电极并且配置于电容器素体内;第3以及第4内部电极,连接于第3以及第4端子电极并且配置于电容器素体内。第1内部电极和第2内部电极在从第1以及第2主面的相对方向观察的时候没有互相重叠的区域,并且配置于在第1以及第2主面的相对方向和第1以及第2侧面的相对方向上不相同的位置。第3内部电极和第4内部电极在从第1以及第2主面的相对方向观察的时候没有互相重叠的区域,并且配置于在第1以及第2主面的相对方向和第1以及第2侧面的相对方向上不相同的位置。在从第1以及第2主面的相对方向观察的时候,第1内部电极和第3内部电极具有互相重叠的区域,
在从第1以及第2主面的相对方向观察的时候,第2内部电极和第4内部电极具有互相重叠的区域。
在本发明所涉及的层叠电容器中,由第1内部电极和第3内部电极形成一个电容器,由第2内部电极和第4内部电极形成一个电容器。由此,在一个电容器素体内形成二个电容器。第3以及第4端子电极在二个电容中是公有的。其结果能够使得层叠电容器更进一步小型化。
在本发明中,形成一个电容的第1以及第3内部电极和形成另一个电容的第2以及第4内部电极,在从第1以及第2主面的相对方向进行观察的时候没有互相重叠的区域,即,在第1以及第2主面的相对方向上以互相不重叠的方式配置。由此,就能够抑制发生于二个电容之间的串线干扰的发生。特别是第1内部电极和第2内部电极配置于在第1以及第2主面的相对方向和第1以及第2侧面的相对方向上不相同的位置,并且,第3内部电极和第4内部电极配置于在第1以及第2主面的相对方向和第1以及第2侧面的相对方向上不相同的位置。为此,第1内部电极和第2内部电极的间隔以及第3内部电极和第4内部电极的间隔较大,所以能够更进一步抑制上述的串线干扰的发生。
优选:第1内部电极和第4内部电极在第1以及第2侧面的相对方向上具有规定间隔,并且在第1以及第2主面的相对方向上配置于相同的位置,第2内部电极和第3内部电极在第1以及第2侧面的相对方向上具有规定间隔,并且在第1以及第2主面的相对方向上配置于相同的位置。在此情况下,在所形成的各个电容中用于得到所期望的静电容量的内部电极的层叠总数较少,所以能够实现层叠电容器(电容器素体)的薄型化。
优选:第3内部电极具有从第2侧面一侧的端部分别朝着第3以及第4侧面延伸的二个引出部;第4内部电极具有从第1侧面一侧的端部分别朝着第3以及第4侧面延伸的二个引出部;在从第1以及第2主面的相对方向观察的时候,第1内部电极与在第3内部电极上的在第3以及第4侧面的相对方向上位于二个引出部之间的区域互相不重叠;在从第1以及第2主面的相对方向观察的时候,第2内部电极与第4内部电极上的在第3以及第4侧面的相对方向上位于二个引出部之间的区域互相不重叠。在此情况下,第1内部电极和第2内部电极的间隔更大,所以能够更进一步有效地抑制上述的串线干扰的发生。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于TDK株式会社,未经TDK株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810173084.3/2.html,转载请声明来源钻瓜专利网。





