[发明专利]视频流帧率适配方法和装置及FPGA芯片及视频流处理设备

说明书

技术领域

本发明涉及视频流处理技术领域，尤其涉及一种IP多媒体会议的视频流帧率适配方法及视频流帧率适配装置，还涉及一种FPGA(Field ProgrammableGate Array，现场可编程逻辑门阵列)芯片和一种视频流处理设备。

背景技术

目前，越来越多支持IP多媒体会议的视频流处理设备，比如IP多媒体会议中的MCU(Multipoint Control Unit，多点控制单元)和MG(MultimediaGateway，多媒体网关)等，采用FPGA芯片通过硬件逻辑实现对各视频流的处理，从而提高视频流的处理性能。

请参见图1，显示了现有技术中基于FPGA的视频流基本处理架构：AD芯片与终端摄像设备或者终端显示设备连接，用于对输入/输出的视频流进行A/D或者D/A转换；FPGA芯片主要完成对输入视频流的预处理和输出视频流的后处理，包括视频图像的缩放、裁剪、多画面拼接、去交织和字幕等等；DSP(Digital Signal Processing，数字信号处理)芯片完成输入/输出视频流的解码/编码处理，并以一定的通信协议发送到网络侧或其他处理设备进行传输或进一步处理。

由于AD芯片收发的视频流往往存在帧率的不同，FPGA芯片面临着从某一帧率的输入接口接收视频流再通过另一帧率的输出接口转发出去的情况，甚至，面临着对不同帧率的输入视频流进行多画面拼接的情况，因此，FPGA芯片在视频流的处理过程中需要对不同的帧率进行适配操作。

现有技术中FPGA芯片通过抽帧和插帧(Frame Extract/Insert)模块完成对不同帧率的适配。由于对FPGA芯片而言，其分属不同IP多媒体会议的输入视频流和输出视频流所要求的帧率可能各不相同；以及，属于同一个IP多媒体会议的输入视频流可能有多个，也就是对于每一个输出视频流存在会场多画面拼接的需求；因此FPGA芯片为了实现对不同输入输出帧率的适配，通常采用全部IP多媒体会议的各输入数据流和输出数据流的最低帧率作为系统帧率。请参考图2，显示了FPGA芯片进行帧率适配的逻辑实现框图：通过A/D转换接口接收输入的A/D转换信号，进行图像处理后进行抽帧处理，使各输入数据流的帧率统一为系统帧率；对于输出的视频流进行插帧处理，使各输出数据流由统一的系统帧率转换为相应的输出帧率。其中，出于视频流缓存的需要，以及多画面情况下画面拼接的需要，还设置了Buffer进行数据流的缓存；该Buffer接口能力设计由系统帧率乘以最大图像大小和输入输出接口数确定。

可以看出，在现有的FPGA芯片帧率适配实现方案中存在以下缺陷：

1、需要设置专门的抽帧和插帧模块，增加了芯片逻辑设计难度，也增加了芯片处理的资源开销；

2、为了实现帧率适配需要精确的抽帧和插帧计算，特别是在输入输出帧率和系统帧率非整数倍关系的情况下，相应的计算更为繁琐；

3、系统帧率采用了所有接口的最低帧率，因此大部分数据流的实际输入输出帧率都会高于系统帧率，从而造成大部分数据流的图像质量产生影响。

发明内容

本发明的实施例旨在克服上述现有技术中的缺陷，提供一种有效的视频流帧率适配方案，以简化设计和降低系统处理开销。

为实现上述目的，本发明的实施例提供了一种视频流帧率适配方法，为视频会场分配各自的缓存空间并进行片段划分，其中每一片段用于缓存一视频帧；以及，对每一视频会场分别执行以下步骤：

步骤S1：按照一定脉冲速率周期性针对所述视频会场生成脉冲信号；

步骤S2：当接收到生成的一脉冲信号时，按照所述视频会场输入视频流帧率对相应缓存空间第一片段执行数据写入操作，以及，按照输出视频流帧率对所述缓存空间第二片段执行数据读出操作；

步骤S3：当接收到生成的下一脉冲信号时，按照输入视频流帧率对所述第一片段的下一片段执行数据写入操作，以及，按照输出视频流帧率对所述第二片段的下一片段执行数据读出操作。

本发明的实施例还提供了一种视频流帧率适配装置，包括输入/输出接口单元和缓存单元，还包括：

与该缓存单元连接的缓存空间分配单元，用于为视频会场分配各自的缓存空间；

与该缓存单元连接的片段划分单元，用于对所述各缓存空间进行片段划分，其中每一片段用于缓存一视频帧；

与输入/输出接口单元连接的脉冲生成单元，用于对每一视频会场，按照一定脉冲速率周期性针对所述视频会场生成片段脉冲并发送给所述输入/输出接口单元；