[发明专利]散热型半导体封装件及其导线架与设计方法

权利要求书

1.一种散热型半导体封装件，其特征在于，包括：

导线架，该导线架具有一新芯片座及设于该新芯片座周围的多个 导脚，其中所述导脚包括有原始导脚及额外导脚，且该额外导脚通过 连接部而连接至该新芯片座；

半导体芯片，接置于该新芯片座上；

焊线，电性连接该半导体芯片及该原始导脚及额外导脚；以及

封装胶体，包覆该焊线、半导体芯片、及部分导线架，并至少使 该新芯片座底面、原始导脚及额外导脚底面外露出该封装胶体。

2.根据权利要求1所述的散热型半导体封装件，其特征在于：该 导线架的新芯片座尺寸是由该原始导脚加上该额外导脚的总数，而依 国际规范JEDEC M0-220的规定而对应出。

3.根据权利要求1所述的散热型半导体封装件，其特征在于：该 额外导脚选择布设于该新芯片座相对两侧、相邻两侧、单侧、三侧或 四侧。

4.一种QFN半导体封装件的设计方法，其特征在于，包括：

提供一原始QFN半导体封装件，该原始QFN半导体封装件具有 一原始芯片座及设于该原始芯片座周围的多个原始导脚，其中该原始 QFN半导体封装件的尺寸及原始导脚数量与配置符合国际规范；

将该原始芯片座宽度除以原始导脚宽度以获得一数值，并取大于 该数值的正整数而设为额外导脚个数；

参照该国际规范调整该额外导脚个数，以使该原始导脚及额外导 脚的总数与配置符合该国际规范，并调整原始芯片座尺寸以形成新芯 片座；以及

使该额外导脚通过连接部连接至该新芯片座。

5.根据权利要求4所述的QFN半导体封装件的设计方法，其特 征在于：该国际规范为JEDEC M0-220。

6.根据权利要求4所述的QFN半导体封装件的设计方法，其特 征在于：该导线架的新芯片座尺寸是由该原始导脚加上该额外导脚的 总数，而依国际规范的规定而对应出。

7.根据权利要求4所述的QFN半导体封装件的设计方法，其特 征在于：所述额外导脚的宽度总和大于或等于该原始芯片座的宽度。

8.根据权利要求4所述的QFN半导体封装件的设计方法，其特 征在于：该额外导脚选择布设于该新芯片座相对两侧、相邻两侧、单 侧、三倾、或四侧。

9.根据权利要求4所述的QFN半导体封装件的设计方法，其特 征在于：该连接部底面、新芯片座底面、原始导脚底面、及额外导脚 底面相互齐平。

10.根据权利要求4所述的QFN半导体封装件的设计方法，其特 征在于：该连接部通过半蚀刻方式移除部分厚度。