[发明专利]运算系统及设定运算系统的方法

权利要求书

1.一种运算系统，其包括：

微处理器，接收用以设定该微处理器操作模式的数值，其中该微处理器还执行操作系统，其控制哪些应用软件正在该微处理器中运作；及

装置驱动器，其监视正在该微处理器中运作的应用软件中有哪些是在预定的应用软件列表中，该预定的应用软件列表中的每一个项目包含程序名称及与该程序名称对应的所述数值，用以针对具有对应的该程序名称的该应用软件设定该微处理器的操作模式，

其中，该装置驱动器周期性地比对正在该微处理器中运作的应用软件的程序名称及该预定的应用软件列表中每一个项目的该程序名称，并将比对符合的项目的所述数值写入该微处理器中，以设定其操作模式，当正在该微处理器中运作的应用软件都没有在该预定的应用软件列表中时，该装置驱动器将默认值写入该微处理器中，以将其设定为预设操作模式。

2.根据权利要求1所述的运算系统，其中该数值包含以下设定该微处理器操作模式的多种数值之一：

用以设定该微处理器从系统存储器中预先撷取数据到其高速缓存的方式的一个数值；

用以设定该微处理器预测分支指令的方式的一个数值；

用以设定该微处理器从其指令高速缓存中退出指令的方式的一个数值；

用以设定该微处理器暂时停止执行指令的一个数值；

用以设定该微处理器暂时使其分支预测机制的一部分禁能的一个数值；

用以设定该微处理器的高速缓存大小的一个数值；

选择性地使得用该微处理器的分支目标地址高速缓冲存储器以预测分支指令禁能的一个数值；

用以设定用以将该微处理器的分支目标地址高速缓冲存储器编索引的杂凑算法的一个数值；

用以设定是否采取预设预测分支指令的一个数值；

用以设定在每一计时周期中由该微处理器转换的指令数量的一个数值；

用以设定在每一计时周期中由该微处理器格式化的可变长度指令数量的一个数值；

用以选择性地使该微处理器的负载延迟机制禁能的一个数值；

用以选择性地使该微处理器的推测页面表格查找禁能的一个数值；

用以选择性地使该微处理器的软件预先撷取禁能的一个数值；

用以选择性地使该微处理器的指令合并禁能的一个数值；

用以设定当对应于该微处理器的第一阶指令高速缓冲存储器遗失时，该微处理器是否以串联或并联的方式从其第二阶高速缓冲存储器以及处理器总线要求遗失的指令的一个数值；

用以设定该微处理器高速缓冲存储器由包含非暂时数据暗示的加载/储存指令所界定的数据的一个数值；

用以设定该微处理器执行数据传递时所使用的杂凑算法的一个数值；

用以设定该微处理器的重排序缓冲器的大小的一个数值；

用以设定该微处理器的储存队列、加载队列或填充队列的一个数值；

用以设定在每一计时周期中由该微处理器发出的指令数的一个数值；及

用以设定该微处理器以乱序方式执行指令的程度的一个数值。

3.一种设定运算系统的方法，该运算系统包含微处理器及装置驱动器，该方法包括：

由该微处理器接收用以设定该微处理器操作模式的数值，其中该微处理器执行操作系统，并控制哪些应用软件正在该微处理器中运作：

监视正在该微处理器中运作的应用软件中有哪些是在预定的应用软件列表中，其中该预定的应用软件列表中的每一个项目包含程序名称及与该程序名称对应的所述数值，用以针对具有对应的该程序名称的该应用软件设定该微处理器的操作模式；及

依据该监视步骤，周期性地比对正在该微处理器中运作的应用软件的程序名称及该预定的应用软件列表中每一个项目的该程序名称，并将比对符合的项目的所述数值写入该微处理器中，以设定其操作模式，当正在该微处理器中运作的应用软件都没有在该预定的应用软件列表中时，将默认值写入该微处理器中，以将其设定为预设操作模式；

其中该监视及该写入的步骤是由该装置驱动器执行。

4.根据权利要求3所述的设定运算系统的方法，其中该周期性比对及将比对符合的项目的数值写入该微处理器中的步骤是由该装置驱动器执行。

5.根据权利要求3所述的设定运算系统的方法，其中该写入默认值的步骤是由该装置驱动器执行。

6.根据权利要求3所述的设定运算系统的方法，其中该数值包含以下设定该微处理器操作模式的多种数值之一：

用以设定该微处理器从系统存储器中预先撷取数据到其高速缓存的方式的一个数值；

用以设定该微处理器预测分支指令的方式的一个数值用以设定该微处理器从其指令高速缓存中退出指令的方式的一个数值；

用以设定该微处理器暂时停止执行指令的一个数值；

用以设定该微处理器暂时使其分支预测机制的一部分禁能的一个数值；

用以设定该微处理器的高速缓存大小的一个数值；

选择性地使得用该微处理器的分支目标地址高速缓冲存储器以预测分支指令禁能的一个数值；

用以设定用以将该微处理器的分支目标地址高速缓冲存储器编索引的杂凑算法的一个数值；

用以设定是否采取预设预测分支指令的一个数值；

用以设定在每一计时周期中由该微处理器转换的指令数量的一个数值；

用以设定在每一计时周期中由该微处理器格式化的可变长度指令数量的一个数值；

用以选择性地使该微处理器的负载延迟机制禁能的一个数值；

用以选择性地使该微处理器的推测页面表格查找禁能的一个数值；

用以选择性地使该微处理器的软件预先撷取禁能的一个数值；

用以选择性地使该微处理器的指令合并禁能的一个数值；

用以设定当对应于该微处理器的第一阶指令高速缓冲存储器遗失时，该微处理器是否以串联或并联的方式从其第二阶高速缓冲存储器以及处理器总线要求遗失的指令的一个数值；

用以设定该微处理器高速缓冲存储器由包含非暂时数据暗示的加载/储存指令所界定的数据的一个数值；

用以设定该微处理器执行数据传递时所使用的杂凑算法的一个数值；

用以设定该微处理器的重排序缓冲器的大小的一个数值；

用以设定该微处理器的储存队列、加载队列或填充队列的一个数值；

用以设定在每一计时周期中由该微处理器发出的指令数的一个数值；及

用以设定该微处理器以乱序方式执行指令的程度的一个数值。