[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及用于数码照相机和手机等中的半导体器件，例如半导体摄像元件、光电IC等的光接收元件；或LED、激光等的发光元件，及其制造方法。

技术背景

近年来，随着电子设备的小型化、薄型化且轻量化，提高了对半导体器件的高密度封装化的要求。进一步地，提出了与因微细加工技术的进步所产生的半导体元件的高集成化相结合、直接对芯片尺寸封装或裸芯片的半导体元件进行封装的、所谓的芯片封装技术的方案。

例如，作为半导体器件的已有技术(例如参照WO2005/022631号公报)，有在半导体摄像元件中利用粘接剂将透明板贴合到半导体元件的摄像区域上、来实现半导体摄像元件的薄型化与低成本化的元件结构及制造方法。

如图3所示，该方法是在具有摄像区域21的半导体元件22上，利用粘接剂23固定玻璃等保护构件24，在半导体元件22的电极25的正下方形成贯通孔26，在贯通孔26内壁及半导体元件22的背面形成绝缘层27以后，利用导体层28电连接电极25与形成于半导体元件22的背面的外部电极30，通过这样得到半导体摄像元件。这样，半导体摄像元件的外形尺寸与半导体元件22等同，实现了与所谓芯片尺寸同等的小型化。

但是，上述那样的已有的半导体器件的情况中，产生如下问题，作为在半导体元件形成贯通孔的方法，采用等离子体蚀刻或RIE(Reactive IonEtching：反应离子蚀刻)等的干法蚀刻，但半导体晶片的厚度约为50～200μm左右，由于需要蚀刻这样的深度，在制造工序中需要较多的时间，结果成为产品成本高的主要原因。

另外，产生如下问题，由于贯通孔的长宽比大，在贯通孔形成之后的工序中在贯通孔内形成绝缘膜时，绝缘膜的厚度在贯通孔的底侧变薄，在贯通孔内利用电镀处理形成导体层时，电镀液不易浸入贯通孔底面附近从而导体层形成得不均匀，作为产品得不到所要的电气特性，发生成品率的下降等，与上述同样地，结果成为作为产品成本高的主要原因。

发明内容

本发明为解决上述已有的问题，其目的在于提供缩短制造工序所需要的时间，并且能抑制产品成品率的下降，既能抑制产品的成本上升，又可实现高可靠性且产量高的元件结构的半导体器件及其制造方法。

为解决上述问题，本发明的半导体器件中，具有在1主面形成连接突起部的多个电极部的半导体元件；及对前述半导体元件利用透明粘接构件进行粘接的光学部件、使其覆盖前述突起部和前述电极部，前述光学构件与前述突起部连接，前述透明粘接构件的相对于应力的位移量相比前述突起部要大，而且，前述多个电极部通过形成于前述半导体元件的导通用贯通孔，与形成于前述半导体元件的另一面的外部电极电连接。

另外，本发明的半导体器件的制造方法中，具有：在半导体晶片内假想等间隔地分割、形成多个半导体元件的工序；在前述半导体晶片的1主面上对每个半导体元件形成多个电极部的工序；将突起部连接到每个电极部的工序；对前述半导体晶片利用透明粘接构件粘接光学构件、使其覆盖前述电极部和前述突起部且与前述突起部连接的工序；研磨前述半导体晶片的另一面的工序；在前述半导体晶片的另一面的前述电极部正下方附近形成导通用贯通孔的工序；在前述导通用贯通孔的内壁和半导体晶片的另一面形成绝缘膜的工序；通过在前述导通用贯通孔内壁的绝缘膜上和与导通用贯通孔内壁连接的前述半导体晶片的另一面的绝缘膜上的一部分形成导体层、以前述导体层的前述半导体晶片的另一面一侧作为外部电极，通过前述导体层与前述电极部进行电连接的工序；及通过将前述半导体晶片按每个半导体元件进行分割切断、使半导体器件单片化的工序。

根据上述，半导体元件研磨时的加压力通过突起部，在电极部正下方的半导体元件部加压力变高，研磨后该部分局部地变薄。

因此，在半导体元件的研磨后形成导通用贯通孔时，能缩短蚀刻时间，可提供成本低的产品。

另外，由于半导体元件与光学构件的粘接结构是突起部成为衬垫的结构，因此透明粘接构件固化时的收缩应力起作用，使用该半导体器件时，即使周围温度上升，透明粘接构件的厚度也不发生变化，能够提高光学特性的品质。

另外，本发明的半导体器件其在上述半导体器件中，前述导通用贯通孔位于前述电极部的正下方，作为前述导通用贯通孔的侧面与前述半导体元件的前述1主面形成的角度，在1个导通用贯通孔中具有2个不同的角度。