[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备:

存储器阵列，该存储器阵列包含存储通常数据的标准阵列、和存储旨 在对所述通常数据进行错误检出的奇偶数据的奇偶阵列;

多个第1数据线，这些第1数据线对所述存储器阵列进行写入及读出;

多个第1数据锁存器，这些第1数据锁存器与所述多个第1数据线连 接;

ECC电路部，该ECC电路部根据写入所述标准阵列的数据，生成存 储到所述奇偶阵列的奇偶数据，而且根据从所述多个第1数据锁存器中读 出的标准数据及奇偶数据，对读出的数据进行错误检知纠正;

输入输出部，该输入输出部用作所述ECC电路部与外部的接口;

多个第2数据线，向这些第2数据线输入所述多个第1数据锁存器的 输出数据;和

多个第3数据线，向这些第3数据线输入经所述ECC电路部纠错后 的数据，

所述多个第2数据线与所述ECC电路部连接;

作为所述ECC电路部的输出线的所述多个第3数据线，与所述输入 输出部连接;

所述多个第1数据锁存器，以靠近所述存储器阵列的与所述多个第1 数据线相连接的一侧的方式配置;

所述ECC电路部，靠近所述多个第1数据锁存器地配置;

所述多个第1数据锁存器及所述ECC电路部形成在由形成所述存储 器阵列的宽度规定的区域内，其中该宽度是字线延伸的方向上的宽度。

2.如权利要求1所述的半导体存储装置，其特征在于:

进而具备多个第2数据锁存器，这些第2数据锁存器选择性地锁存来 自所述多个第3数据线的输入数据和来自外部的输入数据。

3.如权利要求1所述的半导体存储装置，其特征在于:

在所述存储器阵列与所述ECC电路部之间配置的、与所述标准阵列 对应的区域和与所述奇偶阵列对应的区域中，将输入所述ECC电路部的 1比特的数据作为单位比特，与所述单位比特对应的电路组的布局图案， 在各自的单位比特中相同而且连续地形成。

4.如权利要求1所述的半导体存储装置，其特征在于:

所述多个第1数据锁存器，至少具备与所述多个第1数据线连接的读 出锁存电路、写入缓冲器电路及数据线预充电电路。

5.如权利要求4所述的半导体存储装置，其特征在于:

所述多个第1数据线，是与所述存储器阵列内的存储单元连接的位线;

所述读出锁存电路，具有检知放大所述位线的电位的读出放大器功 能。

6.如权利要求4所述的半导体存储装置，其特征在于:

所述多个第1数据线，是通过数据线连接开关，选择性地与所述存储 器阵列内的多个读出放大器连接的公共数据线;

所述读出锁存电路，具有检知放大所述公共数据线的电位的总线放大 器功能。

7.如权利要求6所述的半导体存储装置，其特征在于:

所述读出放大器，与被共同连接至多个动态型存储单元的互补位线连 接，同时被ECC处理的数据与物理性互不连接的所述互补位线对应配置。

8.如权利要求1所述的半导体存储装置，其特征在于:

所述多个第1数据锁存器的锁存控制信号线，沿与所述存储器阵列内 的多个字线贴里布线平行的方向，形成在第1布线层;

所述多个第1数据线、所述多个第2数据线和所述多个第3数据线， 沿与所述字线贴里布线正交的方向，形成在第2布线层。

9.如权利要求1所述的半导体存储装置，其特征在于:

将所述存储器阵列分割成多个由所述标准阵列及所述奇偶阵列构成 的子存储器阵列，以一定的间距配置所述多个子存储器阵列。

10.如权利要求9所述的半导体存储装置，其特征在于:

在由字线贴里区域分开的子字区域中，包含n个所述子存储器阵列， 以一定的间距配置各个所述子字区域，其中n为1以上的自然数。