[发明专利]基于FPGA的动态可重构系统的分片配置方法

说明书

技术领域

本发明属于基于FPGA的动态可重构系统的配置过程设计领域，尤其涉及一种基于FPGA的动态可重构系统的分片配置方法。

背景技术

20世纪人类的杰出成果之一是计算机技术把人类社会带入了信息化时代。多核处理器已经进入了我们的视野，于此同时，可重构技术也随着半导体工艺的不断提高而愈发成熟，动态可重构系统从系统定制与再适应的角度，使系统的性能成倍增长。当前使用最多的动态可重构硬件是现场可编程门阵列，由于硬件工艺原因，该类可重构硬件的配置过程需要一定时间，如何减少配置过程带来的系统开销，正成为突破动态可重构系统应用瓶颈的研究热点。

动态可重构系统，是随着动态可重构硬件器件的发展而出现的新型平台，该类平台的特点，就是可以根据不同应用的需要，进行硬件模块的重配置，从而达到应用定制系统的性能，减小了开发和使用的成本。英特尔公司的集成加速器技术QuickAssist就是该类系统。该类系统的核心器件，就是现场可编程门阵列FPGA。随着半导体工艺的飞速发展，现场可编程门阵列的规模越来越大，同时，性能也愈发提高，加上其固有的灵活性以及可定制性，使得动态可重构系统愈发强大，在当今多核领域开启了一个新的研究方向，有着巨大的发展潜力与市场前景。

由于现场可编程门阵列的工艺特点，决定了重配置完整的一块FPGA，需要花费一定时间，根据该器件的容量不同而不同，越大容量的器件需要更长时间的配置过程，通常需要达到毫秒级。这样的配置开销成为了阻碍动态可重构系统的瓶颈，研究如何减少重配置代价，成为了该技术领域内的一大研究热点。

目前的研究成果中，减少重配置代价的方法，主要是通过配置数据的预取以及增加配置数据缓存的方法，前者利用了提前配置过程的方法，在运行前配置现场可编程门阵列，这种方法依赖于对于配置需求的准确预测。后者使用了加速配置数据传送到方法，将配置数据预先放入快速缓存中，这种方法依赖于缓存的性能。

发明内容

为克服现有技术的上述缺陷，本发明的目的在于提供一种基于FPGA的动态可重构系统的分片配置方法。

本发明解决技术问题所采用的技术方案是：

1)硬件代码的分片：

为了能够将FPGA的配置过程分割成多个配置片，需要对硬件代码部分进行分片。每个硬件代码段将分别生成各个配置片的配置数据，每个代码段与一个配置片对应。在硬件代码分割时，保证数据处理的完整性，即每个代码段的包括数据的输入，处理与输出三个部分。配置片之间的先后顺序，反映了成个程序的数据流。

2)配置过程的分片：

硬件代码段经过综合工具，整合成为二进制配置数据，即可进行对FPGA的重构配置。配置过程按照配置片的先后顺序进行配置，当前一个配置片完成配置工作之后，后一个配置片开始进行配置。这一过程中，原本作为FPGA整体重构配置的过程，被分成了多个配置片的配置过程。

3)流水化的配置过程：

由于FPGA的特点，同一时间，只能进行一个配置任务，因此，各个配置片必须按照先后顺序进行配置。当一个配置片完成配置工作之后，就可以开始进入到运行状态，而后续的配置片同时开始进行配置过程。整个配置过程实现流水化。流水化的配置过程可以隐藏配置代价。

4)每个配置片之间插入缓存：

完成配置过程后，进入运行状态的配置片将输入进行处理，并输出中间结构，这些中间结果由于下一级配置片还未完成配置过程而无法得到处理，因此，必须在每个配置片之间，插入缓存。缓存的作用即存放中间结果，等待下一级配置片完成配置并进入运行状态后，为其提供待处理的输入数据。

5)配置片与缓存之间根据外部协议通过外部电路进行控制：

由于缓存是由硬件构成，需要占用FPGA的硬件资源，因此，其容量有限。配置片与缓存之间需要定义外部协议以达到状态传递的作用，当缓存有剩余空间时，通过外部电路告知上一级配置片可以进行数据处理，并将中间结果存放其中。如果在缓存满时，下一级配置片尚未完成配置过程，则缓存通过外部电路告知上一级配置片，使其进入停滞状态，待下一级配置片完成配置工作进入运行状态时，通知上一级配置片恢复到运行状态。

与现有技术相比，本发明的有益效果是：

该设计是一种基于FPGA的动态可重构系统的分片配置方法，利用将配置过程分片的方法，实现流水化配置过程，达到隐藏配置时间的方法，减小配置开销，提高硬件利用率：

(1)优化配置过程，不依赖于硬件支持，不需要预测技术，不需要改变原程序结构。