[发明专利]抖动量估计方法、噪声量与抖动量之间的相关度计算方法

说明书

技术领域

本发明涉及基于由半导体装置内的多个引脚的输入/输出信号的同时工作而导致的同时工作信号噪声来估计PLL抖动量的技术。 

背景技术

传统上，发生在装置封装的接地或电源引脚与装置内裸片(die)的接地或电源基准电平之间的电源振荡被称为接地跳动或电源漂移，这是高速装置内的错误切换的主要原因之一。 

近来，作为用户可以对其自由设定引脚设置、电路结构、输入/输出信号的标准(LVTTL、LVCMOS、HSTL等)、输出电流值(12mA、8mA、4mA等)、通过速率(through rate)控制(快或者慢)等的半导体装置，FPGA(现场可编程门阵列)已经引起注意。因为输入/输出引脚的数量和FPGA上的接口信号速度已经增加，大量的输出引脚同时工作。结果，上述接地跳动或者电源漂移变得很明显。通常将这些现象称为同时工作的信号噪声(SSN(同时切换噪声)或SSO(同时切换输出)噪声)或者串扰噪声。 

此外，在FPGA上，安装了用于控制内部时钟的稳定振荡的PLL(锁相环)，并且提供了专用或者共享的PLL电源端子。装置内裸片的PLL电源电压由于去往/来自PLL电源端子的输入/输出信号的串扰噪声(SSO噪声)以及封装内的布线而发生波动，因此增加了PLL抖动量。 

发生SSO噪声和PLL抖动的量依赖于FPGA上的引脚设置而波动。因此，在安装FPGA的PCB(印刷电路板)的设计阶段，必须基于FPGA上的引脚设置来估计发生SSO噪声和PLL抖动的量，以使FPGA装置按适当的定时工作。 

作为仿真SSO噪声的传统技术，已知有由加利福尼亚大学伯克利分校的电子研究实验室的集成电路组和EECS系开发的称为SPICE(以集成电路为重点的仿真程序)的通用电路分析仿真器软件。 

此外，日本特开平10-127089号公报和2004-205095号公报公开了相关的传统技术。 

然而，虽然诸如SPICE等的仿真器可以按相对较高的精度仿真SSO噪声，但是它需要大量的时间来仿真SSO噪声。 

传统上，既没有将引脚设置也没有将工作状态明确提出为FPGA上的PLL抖动的标准，并且也没有明确PLL抖动量如何依赖于引脚设置或者工作状态的变化而波动。因此，存在一个问题：根据引脚设置或者工作状态，在某些情况下，无法使PLL和FPGA装置适当地工作。 

发明内容

本发明的目的是建立一种方法，该方法用于基于输入到/输出自半导体装置(例如FPGA等)的多个引脚的输入/输出信号所导致的同时工作信号噪声，在短时间并按高精度来估计任意引脚设置或者工作状态下的PLL抖动量。 

本发明的第一方面提出了一种计算同时工作信号噪声量与抖动量之间的相关度的方法、或者基于该方法执行的程序，所述相关度用于估计半导体装置的抖动量。 

首先，针对设置了预定用户设置信息的输入/输出引脚，计算作为中心的电源电压引脚周围的多个输入/输出引脚中的同时工作引脚的数量与由电源电压的波动而导致的抖动量之间的第一相关度。 

接下来，针对设置了所述预定用户设置信息的所述输入/输出引脚，计算作为中心的所述电源电压引脚周围的所述多个输入/输出引脚中的同时工作引脚的数量与由同时工作的输入/输出引脚而导致的同时工作信号噪声量之间的第二相关度。 

然后，基于第一相关度和第二相关度来计算所述同时工作信号噪声量与所述抖动量之间的第三相关度。 

本发明的第二方面提出了一种估计半导体装置的抖动量的抖动量估 计方法、或者基于该方法执行的程序。 

首先，估计由作为中心的电源电压引脚周围的多个输入/输出引脚的同时工作而导致的同时工作信号噪声量。 

然后，通过使用所估计出的同时工作信号噪声量作为输入，并且通过参照同时工作信号噪声量与抖动量之间的相关度，估计发生在所述电源电压引脚处的抖动量，所述相关度表示预先计算出的同时工作信号噪声与抖动量之间的相关度。 

本发明的第三方面提出了一种通过使用本发明第二方面的抖动量估计方法来设计半导体装置以及安装该半导体装置的印刷电路板的方法、或者基于该方法执行的程序。 

在该方面中，基于所估计出的抖动量来设计半导体装置的引脚设置或信号定时、或者安装该半导体装置的印刷电路板的布局、多个半导体装置之间的连接或信号定时。 

在本发明的第一到第三方面中，可以将所述抖动量实现为锁相环(PLL)内的抖动量。