[发明专利]移位缓存器

权利要求书

1.一种移位缓存器，其特征在于，包含：

多个移位缓存单元，该多个移位缓存单元以串联的方式连接，每一移位缓存单元包含：

一提升电路耦接于一第一频率信号，用来提供一输出信号；

一提升驱动电路，耦接于该提升电路，其包含：

一控制电路，该控制电路包含一第一输入端、一第二输入端以及一第三输出端，该控制电路的该第一输入端耦接于前一级的移位缓存单元的提升电路的一输入节点，该控制电路的该第二输入端耦接于一第二频率信号；以及

一第一晶体管，该第一晶体管的栅极耦接于该控制电路的该第三输出端，该第一晶体管的漏极耦接于该每一移位缓存单元的前一级移位缓存单元的一驱动信号端，该第一晶体管的源极耦接于该提升电路的一输入节点；以及

一下拉电路，用来提供该提升电路的输入节点的电压至一电源电压。

2.如权利要求1所述的移位缓存器，其特征在于，该控制电路包含一第二晶体管，该第二晶体管的栅极耦接于该控制电路的第一输入端，该第二晶体管的漏极耦接于该控制电路的第二输入端，且该第二晶体管的源极耦接于该控制电路的该第三输出端。

3.如权利要求2所述的移位缓存器，其特征在于，该第二晶体管的栅极耦接于前一级的移位缓存单元的提升电路的一输入节点，该第二晶体管的漏极耦接于一第二频率信号，且该第二晶体管的源极耦接于该第一晶体管的栅极。

4.如权利要求3所述的移位缓存器，其特征在于，该提升驱动电路另包含一第三晶体管，该第三晶体管的栅极耦接于该第一频率信号，该第三晶体管的漏极耦接于该第二晶体管的源极，该第三晶体管的源极耦接于该每一移位缓存单元的下一级移位缓存单元的一驱动信号端。

5.如权利要求3所述的移位缓存器，其特征在于，该提升电路包含：

一第四晶体管，该第四晶体管的漏极耦接至该第一频率信号，该第四晶体管的栅极耦接至该提升电路的输入节点，该第四晶体管的源极耦接至一输出节点；以及

一第五晶体管，该第五晶体管的漏极耦接至该第一频率信号，该第五晶体管的栅极耦接至该输入节点，该第五晶体管的源极耦接至一驱动信号端。

6.如权利要求3所述的移位缓存器，其特征在于，该第一频率信号与该第二频率信号的相位相差180度。

7.如权利要求3所述的移位缓存器，其特征在于，该下拉电路包含一第六晶体管，其漏极、栅极及源极分别耦接于该提升电路的该输入节点、该每一移位缓存单元的下一级移位缓存单元的该驱动信号端以及该电源电压。

8.如权利要求3所述的移位缓存器，其特征在于，应用于一液晶显示器。

9.一种移位缓存单元，其特征在于，包含：

一提升电路，耦接于一第一频率信号，用来提供一输出信号；

一提升驱动电路，耦接于该提升电路，其包含：

一控制电路，该控制电路包含一第一输入端、一第二输入端以及一第三输出端，该控制电路的该第一输入端耦接于前一级的移位缓存单元的提升电路的一输入节点，该控制电路的该第二输入端耦接于一第二频率信号；以及

一第一晶体管，该第一晶体管的栅极耦接于该控制电路的该第三输出端，该第一晶体管的漏极耦接于该每一移位缓存单元的前一级移位缓存单元的一驱动信号端，该第一晶体管的源极耦接于该提升电路的一输入节点；以及

一下拉电路，用来提供该提升电路的输入节点的电压至一电源电压。

10.如权利要求9所述的移位缓存单元，其特征在于，该控制电路包含一第二晶体管，该第二晶体管的栅极耦接于该控制电路的第一输入端，该第二晶体管的漏极耦接于该控制电路的第二输入端，且该第二晶体管的源极耦接于该控制电路的该第三输出端。

11.如权利要求10所述的移位缓存单元，其特征在于，该第二晶体管的栅极耦接于前一级的移位缓存单元的提升电路的一输入节点，该第二晶体管的漏极耦接于一第二频率信号，且该第二晶体管的源极耦接于该第一晶体管的栅极。

12.如权利要求11所述的移位缓存单元，其特征在于，该提升驱动电路另包含一第三晶体管，该第三晶体管的栅极耦接于该第一频率信号，该第三晶体管的漏极耦接于该第二晶体管的源极，该第三晶体管的源极耦接于该每一移位缓存单元的下一级移位缓存单元的一驱动信号端。