[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件的制造方法。本发明可以应用于如下的半导体器件的制造方法，即：在半导体芯片与配线图案之间形成倒装芯片结合，并且在从平面观看的状态下，该半导体器件的尺寸与半导体芯片的尺寸大致相同。

背景技术

现有技术的半导体器件包括称为芯片级封装的半导体器件(例如，见图1)，在从平面观看的状态下，该芯片级封装的尺寸与半导体芯片的尺寸大致相同。

图1是现有技术的半导体器件的剖视图。参考图1，现有技术的半导体器件100具有：半导体芯片101、内部连接端子102、树脂层103、配线图案104、阻焊层106和外部连接端子107。

半导体芯片101具有：形成为薄板状的半导体基板109(例如，抛光或研磨)、半导体集成电路111、多个电极焊盘112和保护膜113。例如，半导体基板109是通过将形成为薄板状的硅晶片分开而获得的基板。

半导体集成电路111布置在半导体基板109的前侧上。半导体集成电路111由扩散层、绝缘层、导通部和配线等(未示出)构成。多个电极焊盘112布置在半导体集成电路111上。所述多个电极焊盘112与布置在半导体集成电路111中的配线电连接。保护膜113布置在半导体集成电路111上。保护膜113是用于保护半导体集成电路111的薄膜。

内部连接端子102布置在电极焊盘112上。内部连接端子102的上端从树脂层103露出。内部连接端子102的上端与配线图案104连接。树脂层103布置成覆盖半导体芯片101的布置有内部连接端子102的表面。

配线图案104布置在树脂层103上。配线图案104与内部连接端子102连接。配线图案104通过内部连接端子102与电极焊盘112电连接。配线图案104具有外部连接端子布置区104A，在该外部连接端子布置区104A中布置有外部连接端子107。阻焊层106布置在树脂层103上，以覆盖配线图案104的除了外部连接端子布置区104A以外的部分。

图2是形成有现有技术半导体器件的半导体基板的平面图。在图2中，C表示切块机切割半导体基板110的位置(以下称为“切割位置C”)。参考图2，半导体基板110具有多个半导体器件形成区A和用于分开多个半导体器件形成区A的划线区B。多个半导体器件形成区A是形成有半导体器件100的区域。通过将半导体基板110形成为薄板，并沿着切割位置C进行切割，就形成了上述半导体基板109(见图1)。

图3至图11是示出现有技术的半导体器件的制造步骤的视图。在图3至图11中，与图1所示的现有技术半导体器件100的元件相同的元件用相同的附图标记表示。此外，在图3至图11中，A表示多个半导体器件形成区(以下称为“半导体器件形成区A”)，B表示用于分开多个半导体器件形成区的划线区(以下称为“划线区B”)，C表示切块刀切割半导体基板110的位置(以下称为“切割位置C”)。

首先，在图3所示步骤中，在使半导体基板110形成薄板之前，在半导体基板110的表面侧上形成具有半导体集成电路111、多个电极焊盘112和保护膜113的半导体芯片101。此外，在形成配线图案104时，在半导体基板110上形成例如用作位置基准的对准图案(未示出)。可以由例如铝配线在例如半导体基板110的划线区B内形成对准图案。

接下来，在图4所示步骤中，在多个电极焊盘112上形成内部连接端子102。在该阶段，多个内部连接端子102具有不同的高度。然后，在图5所示步骤中，把平板115压在多个内部连接端子102上，使多个内部连接端子102等高。然后，在图6所示步骤中，形成树脂层103以覆盖内部连接端子102和半导体芯片101的形成有内部连接端子102的表面。由于树脂层103形成在整个半导体基板110上，所以包含划线区B的整个半导体基板110都被树脂层103所覆盖。

然后，在图7所示步骤中，对树脂层103进行抛光，直到内部连接端子102的上表面102A从树脂层103露出为止。此时，继续进行抛光，使得树脂层103的上表面103A与内部连接端子102的上表面102A基本平齐。因此，使图7所示的结构主体的上表面(具体为树脂层103的上表面103A和内部连接端子102的上表面102A)形成平的表面。