[发明专利]半导体装置

说明书

技术领域

本发明涉及具有其绝缘表面上设置有半导体层的所谓的SOI(绝 缘体上硅；Silicon on Insulator)结构的半导体装置。

背景技术

目前正在开发使用被称为绝缘体上硅(下面也称为SOI)的半导 体衬底的集成电路，该半导体衬底在绝缘表面上设置有较薄的单晶半 导体层而代替将单晶半导体锭切成薄片来制造的硅片。使用SOI衬底 的集成电路因为降低晶体管和衬底之间的寄生电容以提高半导体集 成电路的性能而引人注目。

作为制造SOI衬底的方法，已知氢离子注入分离法(例如参照 专利文献1)。在氢离子注入分离法中，通过将氢离子注入到硅片， 在离其表面有预定深度的区域中形成微小气泡层，以该微小气泡层为 分离面来将较薄的硅层接合到另外的硅片。在该处理中，除了分离硅 层的热处理，还需要通过在氧化性气氛下进行热处理在硅层上形成氧 化膜，然后去除该氧化膜，接着在1000℃至1300℃的温度下进行热 处理来提高接合强度。

另外，已经公开了在高耐热性玻璃等绝缘衬底上设置硅层的半导 体装置(例如参照专利文献2)。该半导体装置具有如下结构：使用 绝缘硅膜保护其热应变点为750℃以上的晶化玻璃的整个表面，并且 将通过氢离子注入分离法而得到的硅层固定在上述绝缘硅膜上。

[专利文献1]日本专利特开2000-124092号公报

[专利文献2]日本专利特开平11-163363号公报

在半导体装置的技术领域中，该技术开发是以微细化为指路图过 来的。到现在为止，伴随着半导体装置的微细化，已实现了高速工作 和低耗电化。

然而，被要求实现半导体装置的高性能化及低耗电化，而不只是 依赖于微细加工技术。

发明内容

因此，本发明的目的在于在具有SOI结构的半导体装置中实现 高性能化及低耗电化。此外，本发明的目的还在于提供具有进一步高 集成化了的高性能的半导体元件的半导体装置。

在本发明中，其间夹着绝缘层层叠多个半导体元件如场效应晶体 管等。该半导体元件具有从半导体衬底分离并接合到具有绝缘表面的 支撑衬底的半导体层，并且该半导体层的沟道形成区域被施加应变。 通过在半导体层上形成绝缘膜而施加对半导体层的沟道形成区域的 应变。根据该绝缘膜所具有的应力是压缩应力还是拉伸应力，控制对 半导体层的沟道形成区域施加的应变是压缩应变还是拉伸应变。注 意，在本发明中，对半导体层的沟道形成区域的应变是至少在沟道长 度方向上被施加的。

通过对半导体层的沟道长度方向施加适合于场效应晶体管的导 电型的应变，可以提高场效应晶体管的迁移率，因此可以实现进一步 的高性能化。例如，通过将n沟道型场效应晶体管作为对半导体层施 加拉伸应变的应变晶体管可以提高迁移率，另一方面，通过将p沟道 型场效应晶体管作为对半导体层施加压缩应变的应变晶体管可以提 高迁移率。

在本发明中，其间夹有栅极绝缘层、绝缘层、绝缘膜等并层叠的 下层的半导体层与上层的半导体层由贯通该栅极绝缘层、层间绝缘 层、以及上层的绝缘层的布线层电连接。在下层的半导体层和上层的 半导体层重叠并层叠的情况下，布线层可以贯通上层的半导体层并与 下层的半导体层接触地形成。当半导体层以重叠的方式紧密地层叠 时，可以制造进一步高集成化了的半导体装置。

因为高性能的半导体元件可以采用叠层结构，可以制造进一步高 集成化了的半导体装置。通过高集成化，缩小电路面积并减少布线电 容，可以实现低耗电化。

当形成在下层的半导体元件上形成的上层的半导体元件时，形成 覆盖下层的半导体元件的层间绝缘层，在层间绝缘层上形成与该上层 的半导体层接合的绝缘层。因此，可以简单地接合上层的半导体元件 的半导体层和绝缘层，并且可以提高半导体装置的可靠性及成品率。

另外，当形成场效应晶体管的半导体层通过分别接合到不同的绝 缘层而形成时，可以减少场效应晶体管的半导体层之间的寄生电容或 场效应晶体管的栅电极层之间的寄生电容。

再者，因为使用从半导体衬底分离并转置的半导体层，通过选择 半导体衬底可以控制场效应晶体管的晶面取向及沟道长度方向的晶 轴。