[发明专利]控制方法及运用该控制方法的存储器及处理系统

说明书

技术领域

本发明有关于一种控制方法，特别是有关于一种存储器的控制方法。 

背景技术

快闪存储器可分成NOR快闪存储器以及NAND快闪存储器。NOR快闪存储器的读取速度虽快，但容量较小。而NAND快闪存储器具有体积小、损耗低、容量大的优点，故经常被使用不同的领域中，特别是在可携式产品中。NAND快闪存储器具有许多存储单元。若每个存储单元所能储存的位数为单个时，则称为单级单元(Single Level Cell；SLC)。若每个存储单元所能储存的位数为多个时，则称为多级单元(Multi-Level-Cell；MLC)。但NAND快闪存储器其本身具有读取和写入速率慢，可靠性低的缺点。 

图1A为已知读取NAND快闪存储器的流程图，其中NAND快闪存储器具有多级单元。如图1A所示，一外部装置发出一读取命令予NAND快闪存储器(步骤110)。当NAND快闪存储器接收到读取命令后，便将数据暂存在内部的快取存储器(internal cache)中(步骤120)。等所需的数据暂存完毕后，外部装置再读取暂存在快取存储器的数据(步骤130)。 

图1B为读取多级单元的控制时序图。假设，NAND快闪存储器的容量为(4096+128)Bytes，每个存储单元储存2位的数据。当一外部装置欲读取NAND快闪存储器的数据时，NAND快闪存储器需要175ns接收读取命令。然后，NAND快闪存储器需要50us将数据暂存在快取存储器中。当所需数据已储存在缓 冲器，则外部装置需105.6us方能接收完数据。由此可以看出，存储了多位数据位的NAND快闪存储器，其读取的速度是比较慢的，其写入的速度也相应比较慢，因此，需要一种控制方法来提高其读取和写入的速率，改善其性能。

发明内容

本发明提供一种存储器的控制方法，适用于一存储器。存储器具有多个存储单元。存储单元各自储存多个位。控制方法包括下列步骤：在一读取模式下：提供一读取命令予该存储器；取得并记录所述存储单元所储存的最高有效位的数据；输出被记录的所述最高有效位的数据；取得并记录每一最高有效位的相邻位的数据；以及输出被记录的所述最高有效位的相邻位的数据。 

本发明另提供一种存储器，耦接一存储模块以及一命令单元。在一读取模式下，命令单元提供一读取命令予存储器。存储器包括多个存储单元以及一控制电路。存储单元储存多个位。控制电路根据读取命令，取得每一存储单元的一最高有效位的数据，并将最高有效位的数据记录于存储模块中，然后控制电路取得每一最高有效位的相邻位的数据，并将最高有效位的相邻位的数据记录于存储模块。存储模块输出记录的最高有效位的数据以及最高有效位的相邻位的数据。 

本发明另提供一种运用存储器控制方法的处理系统，包括一命令单元、一存储器以及一存储模块。在一读取模式下，命令单元提供一读取命令。存储器包括多个存储单元以及一控制电路。存储单元储存多个位。控制电路根据读取命令，取得每一存储单元的一最高有效位的数据，然后控制电路取得每一最高有效位的相邻位的数据。存储模块包括一第一页缓冲器以及一第二页缓冲器。第一页缓冲器记录最高有效位的数据。第二页缓冲器与第一页缓冲器各 自独立，并记录最高有效位的相邻位的数据。当最高有效位的数据储存在第一页缓冲器时，命令单元致能一第一准备信号。当等最高有效位的相邻位的数据储存该第二页缓冲器时，命令单元致能一第二准备信号。 

本发明可以大大缩短读取存储单元的NAND快闪存储器的时间，提高其性能。 

附图说明

图1A为已知读取NAND快闪存储器的流程图。 

图1B为读取多级单元的控制时序图。 

图2A为本发明的控制方法在读取模式下的流程图。 

图2B为运用本发明的控制方法的存储单元的控制时序图。 

图3为本发明的控制方法在写入模式下的流程图。 

图4为运用本发明的控制方法的处理系统的示意图。 

图5为存储单元储存数据串的示意图。 

具体实施方式

为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。 

图2A为本发明的控制方法在读取模式下的流程图。图2A所示的控制方法适用于一存储器。在本实施例中，存储器为具有多个存储单元的NAND快闪存储器，其中所述存储单元为多级单元(MLC)。如图2A所示，首先，提供一读取命令予存储器(步骤210)。在一可能实施例中，可利用一NAND快闪存储器控制器控制一命令单元，使其发出一读取命令予该存储器。