[发明专利]在半导体器件中制造垂直沟道晶体管的方法

说明书

相关申请的交叉引用

本申请基于2007年12月21日提交的韩国专利申请 No.10-2007-0135187并且要求享有其优先权，通过引用将其全部内容并 入本文中。

技术领域

所公开的实施方案涉及一种用于制造半导体器件的方法，更具体涉 及一种用于制造垂直沟道晶体管的方法。

背景技术

随着动态随机存取存储(DRAM)器件变得高度集成，特征尺寸变得 更小和衬底的掺杂浓度逐渐增加。器件的这种高度集成不可避免地导致 结漏电流、短沟道效应等，因此，典型的平面晶体管不适合于高度集成 的器件。另外，沟道长度和宽度是有限制的，电子迁移率由于沟道掺杂 浓度的增加而减小，因此，难以充分确保沟道电流。为了克服典型的平 面晶体管的限制，已提出垂直沟道晶体管。

图1说明典型的垂直沟道晶体管的横截面图。

参看图1，典型的垂直沟道晶体管包括：柱状物，其具有通过蚀刻 硅衬底11而获得的体柱状物(body pillar)12和头柱状物(head pillar) 13；栅极介电层14，其形成在体柱状物12的表面上；和环绕型栅电极 15，其形成在栅极介电层14上且环绕体柱状物12的外壁。硬掩模层16 形成在头柱状物13上，覆盖层17形成在头柱状物13和硬掩模层16的 侧壁上。

在图1的典型垂直沟道晶体管中，为栅电极15所环绕的体柱状物 12用作沟道，使得沟道垂直形成。然而，在典型的垂直沟道晶体管的制 造中，在形成图案、特别是形成晶体管中最重要的沟道方面存在困难。 据估计，在实施用于形成将用作垂直沟道晶体管的柱状物的横向蚀刻方 面存在困难。

体柱状物12通常通过诸如各向同性干蚀刻的横向蚀刻形成。因此， 体柱状物12的宽度可能不容易调整，导致形成具有不均匀线宽的柱状 物。另外，如果体柱状物12的宽度小，则柱状物可能坍塌。因为在典 型的垂直沟道晶体管中通过蚀刻工艺形成柱状物，所以难以实施柱状物 形成工艺，从而降低垂直沟道晶体管的可靠性。

发明内容

本质上，本发明的实施方案涉及用于制造垂直沟道晶体管的方法， 该方法可在不使用蚀刻工艺的情况下稳定地形成用作垂直沟道的柱状 物。

另外，本发明的实施方案还涉及制造针对每一晶片批次(waferlot) 具有均匀线宽的半导体器件的方法。

根据本发明的实施方案，用于制造半导体器件的方法包括：在衬底 上形成牺牲层；在牺牲层中形成接触孔；形成填充接触孔的柱状物。柱 状物延伸直至牺牲层的顶表面并且在顶表面上延伸，接着移除牺牲层。 另外，该方法包括在柱状物的暴露侧壁上形成栅极介电层，和在栅极介 电层上形成栅电极。栅电极环绕柱状物的侧壁。

另外，根据本发明的实施方案，用于制造半导体器件的柱状物的方 法包括：在衬底上形成牺牲层；在牺牲层中形成接触孔；形成填充接触 孔的体柱状物；在体柱状物上形成头柱状物。头柱状物在牺牲层的表面 上横向延伸，接着移除牺牲层。

附图说明

图1说明典型的垂直沟道晶体管的横截面图。

图2A至图2G说明根据本发明实施方案的用于制造垂直沟道晶体 管的方法。

具体实施方式

在以下详细描述中，为了说明的目的，阐述大量特定细节以提供对本 发明的全面理解。然而，显而易见的是，可在没有这些特定细节的情况下 实现本发明。

另外，应该理解，当诸如层、膜、图案和区域的元素在本文中被称为 “在其他元素上”/“在其他元素下”时，该元素可直接在所述其他元素上 /下，也可存在一个或多个插入的元素。

在下文中，将参考附图详细描述根据本发明的用于制造垂直沟道晶体 管的方法。在以下的描述中，用作垂直沟道晶体管的柱状物是通过硅生长 技术而不是通过蚀刻工艺形成。在将形成沟道的区域中形成接触孔，和通 过诸如固相外延法(SPE)和硅外延生长(SEG)的外延生长技术实施硅生长。

图2A至图2G说明根据本发明实施方案的用于制造垂直沟道晶体管的 方法。

参看图2A，在硅衬底21上形成牺牲层(未图示)，其中硅衬底21可具 有器件操作所需的离子注入区域。牺牲层由诸如氧化物和氮化物的绝缘材 料形成。牺牲层形成为大约2,000至大约3,000的厚度。