[发明专利]一种高速恒流输出驱动电路无效
申请号: | 200810147820.8 | 申请日: | 2008-12-11 |
公开(公告)号: | CN101436083A | 公开(公告)日: | 2009-05-20 |
发明(设计)人: | 罗萍;沈磊;甄少伟;陈君;李君阳;邓雯君 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 610054四*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高速 输出 驱动 电路 | ||
技术领域
本发明属于集成电路设计技术领域,涉及开关电源、手机充电器以及LED驱动芯片的恒流输出驱动电路。
背景技术
由于人们对电子设备的性能要求不断提高,对芯片电路的设计也有了更高的要求。在芯片设计中,恒流输出驱动电路是一种广泛使用的常用电路,在开关电源、手机充电器以及现在广泛应用的LED大屏显示驱动芯片等电路中都会用到恒流输出驱动电路。
现有的大多数芯片的恒流输出电路一般都比较简单,如图1、图2所示,只是通过简单的开关结构来实现对电流开启和关断的调节。图1结构中,运算放大器op2用来使NMOS管MN1的漏端电压钳位到Vref;运算放大器op3和运算放大器op1分别将NMOS管MN1和NMOS管MN2的栅电压和漏电压钳位相等,由PWM信号控制功率开关管MN3的开启和关断来使输出导通或关断,当功率开关管MN3开启时,功率开关管MN3和功率开关管MN2将流过和Iref成比例的电流,而此电流值由(MN2宽长比)/(MN1宽长比)决定。在此电路中,采用了两个流过大电流的功率开关管MN3和MN2,需要很大的面积,导致成本增加(在一般电路中,功率管带来的成本消耗可以占到整个芯片成本的30%或者更多)。图2的结构中,采用电阻采样基准电流的结构,可以比图1结构更省面积,但仍然存在缺点。当开关信号PWM由低变为高时,运放op需要对功率MOS管MN1的栅电容进行充电,由于功率MOS管MN1的栅电容很大,因此需要较长的时间运放op才能将两个输入端钳位相等使输出稳定(如图4所示),大大降低了电路的响应速度,如用于LED大屏幕显示,在较高频率的应用下,这种慢速驱动电路将引起图像的失真和色彩的偏移,影响LED显示屏的效果。因此,具有较快频率响应的电流输出级电路得到人们越来越多的关注。
发明内容
本发明克服现有电流驱动电路成本较高和响应速度不够快的缺点,提出了一种高速电流输出驱动电路。当开关频率较高时,此电路能做出较快的响应,达到改善输出的目的;同时该电路具有成本低、结构简单和可靠性好等优点。
本发明详细技术方案如下:
一种高速恒流输出驱动电路,如图3所示,由偏置电路、充电电路、控制及电流输出电路和保持电路组成。
偏置电路由运算放大器op1、偏置电阻R1、参考电阻R2和NMOS管MN4组成。运算放大器op1的同相输入端接参考电流信号Iref并通过R1接地,反相输入端通过R2接地,输出端接NMOS管MN4的栅极;NMOS管MN4的漏极接电源VDD,源极通过电阻R2接地。
充电电路由运算放大器op2、PMOS管MP1、PMOS管MP2、电阻R3和传输门tg组成。运算放大器op2的反相输入端接偏置电路中NMOS管MN4的栅极,输出端接PMOS管MP1的栅极,PMOS管MP1的源接电源VDD,运算放大器op2的同相输入端以及PMOS管MP1的漏极通过电阻R3接地;PMOS管MP2的源极接电源VDD,PMOS管MP2的栅极和PMOS管MP1的栅相连,PMOS管MP2的漏极接传输门tg的输入端。
控制及电流输出电路由运算放大器op3、两路选择器mux1、两路选择器mux2、反相器1、反相器2、反相器3、比较器comp、与门、NMOS管MN2、功率开关管MN1和电阻R5组成。运算放大器op3的同相输入端与偏置电路中运算放大器op1的同相输入端相连,运算放大器op3的反相输入端接两路选择器mux2的输入端,运算放大器op3的输出端接两路选择器mux1的输入端;比较器comp的正输入端接偏置电路中运算放大器op1的输出端,其负输入端同时接两路选择器mux1的输出端2、NMOS管MN2的漏极、功率开关管MN1的栅极和充电电路中传输门tg的输出端;比较器comp的输出端同时接与门的一个输入端和反相器1的输入端,反相器1的输出端接两路选择器mux1和两路选择器mux2的控制端;PWM控制信号同时接与门的另一个输入端和反相器2的输入端,反相器2的输出端接NMOS管MN2的栅极;与门的输出端同时接反相器3的输入端和充电电路中传输门tg的同相控制端,反相器3的输出端接充电电路中传输门tg的反相控制端;NMOS管MN2的源极接地,功率开关管MN1的源极接两路选择器mux2的输出端2的同时通过电阻R5接地,功率开关管MN1的漏极接外部负载。
保持电路由NMOS管MN3以及电阻R4构成。NMOS管MN3的漏极接电源VDD,栅极接控制及电流输出电路中两路选择器mux1的输出端1,源极接控制及电流输出电路中两路选择器mux2的输出端1的同时通过电阻R4接地。
本发明工作原理如下:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810147820.8/2.html,转载请声明来源钻瓜专利网。