[发明专利]一连串绘图处理器处理绘图数据的方法及系统

说明书

技术领域

本发明关于一绘图处理系统，且更特别地，关于通过一连串绘图处理器 处理绘图数据的方法及系统。

背景技术

除非此处另有其它指示，在本段落中所述的方法非本说明书权利要求的 习知技术，且不被本段落中的含有物认可为习知技术。

越来越多的商业化计算机装置在其中设置有绘图专属处理系统。为了要 增加绘图系统的处理量，多个绘图处理器可在绘图系统中提供。图1为合并 多个绘图处理器的一习知绘图处理系统100的简化方块图。该绘图处理系统 100包括：一第一绘图卡102，其具有一第一绘图处理单元(GPU，“Graphics Processing Unit”)104，且耦合至一第一区域存储器106；及一第二绘图卡112， 其具有一第二GPU 114，且耦合至一第二区域存储器116。此外，第一绘图卡 102与第二绘图卡112耦合至一周边组件快速互接(PCIE，“Peripheral Component Interconnect Express”)系统总线120的单独扩充槽，其作用为在第 一和第二绘图卡102和112的每一个与该计算机系统(未在第一图显示)的一中 央处理单元(CPU，“Central Processing Unit”)之间的一系统接口。

在上述绘图处理系统100中，因为每一绘图卡设计为需要连接至该PCIE 系统总线120的一单独连接槽的一独立装置，由于计算机系统的PCIE槽数量 有限，若要加入额外的绘图卡至计算机系统将会受到PCIE槽数量的限制。而 且，在操作期间，处理的绘图数据必须在两区域存储器106和116中复制， 以致能两GPU 104和114的同时处理。结果，绘图处理系统100的存储器利 用显得没效率。

因此在本技术中需要可通过多个绘图处理器来处理绘图数据的方法及系 统，及至少处理前述的问题。

发明内容

本发明描述通过一连串绘图处理器处理绘图数据的方法及系统。明确地， 本发明的一具体实施例提出一计算机装置，其包含：一中央处理单元；一系 统存储器；一系统接口，其耦合至该中央处理单元，其中该系统接口包括： 至少一连接器槽；及一高性能绘图处理系统，其耦合至该系统接口的连接器 槽。高性能绘图处理系统进一步包含多个绘图处理单元，其包括：一第一绘 图处理单元，其耦合至连接器槽的一组第一数据信道，多处理器绘图系统从 其接收数据来处理；及一第二绘图处理单元，其耦合至连接器槽的一组第二 数据信道，通过该信道，多处理器绘图系统输出处理的数据。

本发明的另一具体实施例提出处理在一高性能绘图处理系统中的绘图数 据的方法，该系统包含多个绘图处理单元。该方法包含：在高性能绘图处理 系统的一第一绘图处理单元上接收绘图数据，该系统耦合至一连接器槽的多 个第一数据信道；通过在绘图处理器系统中的该多个绘图处理单元，以处理 绘图数据；及通过高性能绘图处理系统的一第二处理单元，以输出所有处理 的绘图数据，该系统耦合至该连接器槽的多个第二数据信道。

在此揭示的本发明的至少一优点有能力整合串联耦合的多个GPU至单 一绘图系统，且其可连接至单一PCIE连接器槽。相较于习知的方法，本发明 的多处理器绘图系统因此占用较少的PCIE系统总线扩充槽。

附图说明

因此，本发明的以上所引用特征可被详细了解的方式、简短摘要如上的 本发明的一较特别描述可藉由参考具体实施例来获得，其中某些具体实施例 在附图中加以说明。然而应注意的是，文后附图仅说明本发明的典型具体实 施例，因此不视为限制本发明的范畴，因为本发明认可其它同样有效的具体 实施例。

图1为说明一习知绘图处理系统的配置的简化方块图；

图2A为根据本发明的一具体实施例实施的一计算机装置的方块图；

图2B为说明根据本发明的一具体实施例，连接一多处理器绘图系统至一 PCIE总线连接器的示意图；

图3为根据本发明的一具体实施例，藉由一多处理器绘图系统所实施以 处理绘图数据的方法步骤的流程图；

图4为根据本发明的一具体实施例在操作的一管线处理模式中的方法步 骤的流程图；及

图5为根据本发明的一具体实施例在操作的一平行处理模式中的方法步 骤的流程图。

【主要组件符号说明】

100绘图处理系统

102第一绘图卡

104第一绘图处理单元