[发明专利]地址译码器故障的检测

权利要求书

1.一种存储器，其包括：

存储器单元阵列；

地址译码器，其响应于输入地址以产生字线信号，以便能够存取在所述阵列内的存储器单元行，所述字线信号也使得能实现读取地址识别数据，所述地址识别数据与所述行相关联且指示该行的地址；和

译码器故障检测电路，其响应于所述输入地址及所述地址识别数据，以在如果使用所述字线信号存取的所述行的地址识别数据不匹配所述输入地址时，检测不正确的地址译码器操作。

2.如权利要求1所述的存储器，其中在所述阵列内的每一行存储器单元具有与其相关联的不同地址识别数据。

3.如权利要求1所述的存储器，其中所述地址识别数据包括所述输入地址的那些位中的一个或多个，在所述阵列内寻址存储器单元的不同行时所述输入地址改变。

4.如权利要求3所述的存储器，其中所述地址识别数据包括所述输入地址的所有那些位，在所述阵列内寻址存储器单元的不同行时所述输入地址改变。

5.如权利要求1所述的存储器，其中：

所述地址识别数据是通过对所述行的地址执行的散列函数运算而给定；及

所述译码器故障检测电路对所述输入地址执行所述散列函数运算，以产生输入地址散列结果，且比较所述输入地址散列结果与所述地址识别数据，以检测所述地址识别数据是否匹配所述输入地址。

6.如权利要求1所述的存储器，其中所述地址识别数据储存在一个或多个可编程存储器单元内，该可编程存储器单元与所述阵列相关联、且使用所述字线信号为所述行触发读取存取，且在所述地址识别数据储存于其中之后禁止写入存取所述一个或多个可编程存储器单元。

7.如权利要求6所述的存储器，其中使用编程电路且独立于所述地址译码器，用所述地址识别数据对所述一个或多个可进一步编程的存储器单元编程。

8.如权利要求6所述的存储器，其中所述一个或多个可进一步编程的存储器单元使用所述地址识别数据在存储器初始化时被编程，且与对所述地址译码器的正确操作敏感的存储器测试相关联。

9.如权利要求1所述的存储器，其中所述地址识别数据储存在与所述阵列相关联的一个或多个预编程只读存储器单元内，且使用所述字线信号为所述行触发读取存取。

10.如权利要求1所述的存储器，其中所述存储器单元行具有与其关联的错误校正码数据，错误校正码电路响应于针对行的所述错误校正码数据，以检测及校正储存在所述行内的数据值之中的至少某些错误。

11.如权利要求1所述的存储器，其中所述存储器是高速缓存的至少一部分。

12.如权利要求1所述的存储器，其中所述存储器是随机存取存储器的至少一部分。

13.如权利要求1所述的存储器，其中所述存储器是编译存储器，且所述地址识别数据储存在所述行内的额外存储器单元之中。

14.如权利要求1所述的存储器，其中所述存储器是片上系统集成电路的一部分。

15.一种存储器，包括：

存储器单元阵列；

地址译码器装置，用于响应输入地址产生字线信号，以能够存取该阵列内的存储器单元行，所述字线信号也能实现读取地址识别数据，该地址识别数据与所述行相关联且指示所述行的地址；及

译码器故障检测装置，其用于在如果使用所述字线信号存取的所述行的地址识别数据不匹配所述输入地址时，检测不正确的地址译码器操作，以响应所述输入地址及所述地址识别数据。

16.一种操作具有存储器单元阵列的存储器的方法，所述方法包括以下步骤：

译码输入地址以产生字线信号，以能够存取所述阵列内的存储器单元行，所述字线信号也能实现读取地址识别数据，该地址识别数据与所述行相关联且指示所述行的地址；和

如果使用所述字线信号存取的所述行的地址识别数据不匹配所述输入地址，则检测不正确译码。

17.如权利要求16所述的方法，其中在所述阵列内的每一行存储器单元具有与其关联的不同地址识别数据。