[发明专利]一种多媒体存储网关专用SOC芯片逻辑验证方法无效
申请号: | 200810139877.3 | 申请日: | 2008-09-22 |
公开(公告)号: | CN101373493A | 公开(公告)日: | 2009-02-25 |
发明(设计)人: | 于治楼;姜凯;梁智豪 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 济南信达专利事务所有限公司 | 代理人: | 姜明 |
地址: | 250014山东*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多媒体 存储 网关 专用 soc 芯片 逻辑 验证 方法 | ||
1.一种多媒体存储网关专用SOC芯片逻辑验证方法,该方法是利用现场可编程门阵列FPGA搭建的多媒体存储网关专用SOC芯片系统,其特征在于:
该系统包括软件平台和硬件平台,硬件平台包括由现场可编程门阵列FPGA作模型载体的芯片逻辑验证模型、各类功能模块及其接口模块,其中功能模块及其接口模块与芯片逻辑验证模型相连,软件平台用来实现对芯片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理,并将信号输入到接口模块,通过各个功能模块产生芯片逻辑验证模型的输入信号,通过芯片逻辑验证模型产生对软件的控制信号,通过各个功能模块及其接口模块转化为软件显示标量。
2.根据权利要求1所述的方法,其特征在于,现场可编程门阵列FPGA通过软件平台进行配置,实现需验证SOC芯片的逻辑功能,该逻辑功能由硬件描述语言实现,SOC芯片逻辑验证步骤如下:
(1)由硬件描述语言描述芯片逻辑验证模型,使其符合SOC芯片逻辑功能;
(2)软件平台通过功能模块及其接口,对现场可编程门阵列FPGA进行配置,配置的结果是使现场可编程门阵列FPGA成为SOC芯片逻辑验证模型,与所需验证的SOC芯片逻辑功能相同;
(3)软件平台产生验证开始命令,通过功能模块及其接口模块将信号送入芯片逻辑验证模型,信号经过芯片逻辑验证模型的逻辑处理送出至功能模块及其接口模块,通过各个功能模块及其接口模块转化为软件显示标量;
(4)软件平台产生验证结束命令,通过功能模块及其接口模块将信号送入芯片逻辑验证模型,模型接收到结束命令后产生数据接收完成信号,结束验证。
3.根据权利要求2所述的方法,其特征在于,步骤(3)、(4)中,所有信号是通过数据采集后,得出的验证结论。
4.根据权利要求2所述的方法,其特征在于,步骤(1)、(2)中的芯片逻辑功能通过软件平台的仿真波形输出及示波器的波形输出来验证其逻辑功能。
5.根据权利要求1所述的方法,其特征在于,SOC芯片逻辑验证模型包括I2S控制模块、SATA控制模块、DSU串口、JTAG、Ethernet驱动模块和USB主设备模块、转换模块、VGA控制模块、SDRAM存储器和Flash闪存,其中,I2S控制模块、SATA控制模块、DSU串口、JTAG、Ethernet驱动模块和USB主设备模块通过AMBA总线与32位RISC处理器相连,D/A转换模块与I2S控制模块相连,VGA控制模块、SDRAM存储器和Flash闪存通过EMI总线与32位RISC处理器相连,上述模块除了D/A转换模块、VGA控制模块、SDRAM存储器和Flash闪存外,均以代码的形式配置到现场可编程门阵列FPGA中。
6.根据权利要求1所述的方法,其特征在于,硬件平台是在SOC芯片逻辑验证模型的基础上增加音频输出、硬盘、硬盘、硬盘和硬盘、PC机及软件平台、以太网络PHY电路、U盘、VGA输出,其中,音频输出与D/A转换模块相连,硬盘、硬盘、硬盘和硬盘与SATA控制模块相连,PC机及软件平台与DSU串口、JTAG相连,以太网络PHY电路与Ethernet驱动模块相连,U盘与USB主设备模块相连,VGA输出与VGA控制模块相连,通过PC机及软件平台,经JTAG对SOC逻辑验证模型进行配置;通过DSU串口,使PC机及软件平台与SOC逻辑验证模型之间相互通信,进行调试。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810139877.3/1.html,转载请声明来源钻瓜专利网。