[发明专利]像素结构及其制造方法

说明书

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种应用于液晶显示器中的像素结构及其制造方法。

背景技术

由于显示器的需求与日遽增，因此业界全力投入相关显示器的发展。其中，又以阴极射线管(cathode ray tube，CRT)因具有优异的显示品质与技术成熟性，因此长年独占显示器市场。然而，近来由于绿色环保概念的兴起对于其能源消耗较大与产生辐射量较大的特性，加上其产品扁平化空间有限，因此无法满足市场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)已逐渐成为市场的主流。

图1A绘示现有的薄膜晶体管阵列基板的俯视示意图，而图1B沿图1A的A-A’线的剖面图。请参考图1A，此现有薄膜晶体管阵列基板100包括一基板110、多条扫描线120、多条数据线130、多条共用线140、多个薄膜晶体管150与多个像素电极160。其中，这些扫描线120与这些数据线130配置于基板100上，并于基板110上划分出多个像素区域110a。这些薄膜晶体管150分别配置于这些像素区域110a内，且各薄膜晶体管150电性连接至对应的扫描线120与数据线130。这些像素电极160分别配置于这些像素区域110a内，而各像素电极160电性连接至对应的薄膜晶体管150。

这些共用线140与这些扫描线120大致平行，且这些共用线140与这些扫描线120交替配置于基板110上。各共用线140具有自两侧边缘向外延伸的多条分支140a，其中这些分支140a分别与这些数据线130相邻。此外，由于这些分支140a与各像素电极160的边缘有部分重叠，因此这些分支140a不仅能够增加储存电容值Cst，也能遮住各像素电极160与这些数据线130之间的配向异常区。然而，分支140a的边缘也会出现配向异常区。

请参考图1B，更详细而言，此现有薄膜晶体管阵列基板100包括一绝缘层102与保护层104，其中绝缘层102配置于基板110上，并覆盖扫描线120、共用线140与分支140a。此外，保护层104覆盖数据线130。由于分支140a的区域A的高度差距过大，因此区域A也会出现配向异常区。

发明内容

有鉴于此，本发明提供一种像素结构，以降低共用线边缘出现配向异常的程度。

本发明提供一种像素结构的制造方法，以降低共用线边缘出现配向异常的程度。

本发明提出一种像素结构，其包括一基板、一扫描线、一数据线、一共用线、一有源元件、一像素电极、一绝缘层与一保护层，其中扫描线、数据线与共用线皆配置于基板上。有源元件配置于基板上，且有源元件电性连接至扫描线与数据线。绝缘层由有源元件中延伸出并至少覆盖共用线。保护层覆盖有源元件并延伸至共用线上方的绝缘层上，其中对应于共用线上方的保护层与绝缘层具有一凹陷，以使该绝缘层与该保护层的总厚度，以远离该共用线的方向渐缩。像素电极配置于保护层上，并电性连接至有源元件。

在本发明的一实施例中，对应于共用线上方的绝缘层与保护层呈阶梯状。

在本发明的一实施例中，共用线的形状可包括H形。

在本发明的一实施例中，有源元件包括一栅极、一半导体层、一源极与一漏极。栅极配置于基板上，而栅极与扫描线电性连接，且绝缘层覆盖栅极。半导体层配置于栅极上方的绝缘层上。源极与漏极配置于半导体层上，而源极与数据线电性连接，且漏极与像素电极电性连接，其中保护层覆盖源极与部分漏极。

在本发明的一实施例中，有源元件还包括一欧姆接触层，其配置于半导体层与源极之间，以及半导体层与漏极之间。

本发明提出一种像素结构的制造方法，其包括下列步骤。在一基板上形成一扫描线、一栅极与一共用线，其中扫描线与栅极电性连接。在基板上形成一绝缘层，以覆盖栅极与共用线。在绝缘层上形成一半导体层。在基板上方形成一数据线、一源极与一漏极，其中数据线与源极连接，且源极与漏极位于该半导体层上。在基板上形成一保护层，以覆盖数据线、源极与漏极。借由一半色调光罩，在保护层中形成一暴露漏极的接触窗，以及移除对应共用线上方的保护层与部分绝缘层，以形成一凹陷。在基板上形成一像素电极，其中像素电极经由接触窗电性连接至漏极。

在本发明的一实施例中，在形成半导体层之后，此像素结构的制造方法更包括于半导体层上形成一欧姆接触层。