[发明专利]半导体装置的制造方法和装置、控制程序及程序存储介质

说明书

技术领域

本发明涉及根据曝光、显影光致抗蚀剂膜而获得的光致抗蚀剂的第1图案，将基板上的被蚀刻层蚀刻成规定的图案而制造半导体装置的半导体装置的制造方法、半导体装置的制造装置、控制程序以及程序存储介质。

背景技术

以往，在半导体装置等的制造工序中，对半导体晶圆等的基板实施等离子蚀刻等蚀刻处理，形成微细的电路图案等。在这样的蚀刻处理工序中，通过采用了光致抗蚀剂的光蚀刻工序来形成蚀刻掩膜。

在这种光蚀刻工序中，为了应对形成的图案的微细化而开发出各种技术。作为其中之一，有一种所谓的两次成图技术。该两次成图技术通过第1掩膜图案形成步骤和在该第1掩膜图案形成步骤之后进行的第2掩膜图案形成步骤这两阶段的成图，从而与利用1次的成图形成蚀刻掩膜的情况相比，能够形成微细间隔的蚀刻掩膜(例如，参考专利文献1。)。

另外，还公知有如下成图的方式，即，例如将SiO₂膜、Si₃N₄膜等用作替换膜，采用在一个图案的两侧侧壁部分形成并使用掩膜的SWT(side wall transfer)法，从而以比最初曝光、显影光致抗蚀剂膜而获得的光致抗蚀剂的图案更微细的间距进行成图。即，在该方法中，首先，采用光致抗蚀剂的图案来蚀刻例如SiO₂膜的替换膜而成图，在该SiO₂膜的图案上形成Si₃N₄膜等之后，以Si₃N₄膜仅残留在SiO₂膜的侧壁部分的方式进行回蚀，之后，利用湿刻除去SiO₂膜，将残留的Si₃N₄膜作为掩膜，对下层进行蚀刻。

另外，在成膜技术方面，有时要求以更低的温度进行成膜，作为这样地以低温成膜的技术，公知有通过利用加热催化剂使成膜气体活化的化学气相生长来进行成膜的方法(例如，参考专利文献2)。

专利文献1：日本特开2007—027742号公报

专利文献2：日本特开2006—179819号公报

如上述所述，在以往技术中，存在工序数量增多、工序复杂化、且制造成本增大，生产率降低这样的问题。另外，在以往的SWT法中，需要进行湿刻工序，因此成为干刻和湿刻混合的工序，导致工序复杂化。

本发明是应对以往的情况而做成的，其目的在于提供与以往相比能够谋求简化工序和降低制造成本、且能够谋求提高生产率的半导体装置的制造方法、半导体装置的制造装置、控制程序以及程序存储介质。

发明内容

技术方案1的半导体装置的制造方法根据曝光、显影光致抗蚀剂膜而获得的光致抗蚀剂的第1图案，将基板上的被蚀刻层蚀刻成规定的图案来制造半导体装置，其特征在于，该方法包括：有机膜成图工序，其根据上述光致抗蚀剂的第1图案对有机膜进行成图；成膜工序，其在成图的上述有机膜上形成SiO₂膜；蚀刻工序，其以使上述SiO₂膜仅残留在上述有机膜的侧壁部的方式对SiO₂膜进行蚀刻；第2图案形成工序，其去除上述有机膜而形成上述SiO₂膜的第2图案。

技术方案2的半导体装置的制造方法是技术方案1所述的半导体装置的制造方法，其特征在于，通过利用加热催化剂使成膜气体活化的化学气相生长来进行上述成膜工序。

技术方案3的半导体装置的制造方法是技术方案1或者技术方案2所述的半导体装置的制造方法，其特征在于，在上述第2图案形成工序之后，将该第2图案作为掩膜来蚀刻下层的硅层或者氮化硅层或者氮氧化硅(SiON)层或者二氧化硅(SiO₂)层。

技术方案4的半导体装置的制造方法是技术方案1～3中任意一项所述的半导体装置的制造方法，其特征在于，将上述光致抗蚀剂的第1图案作为蚀刻掩膜来蚀刻下层的由无机材料构成的防反射膜，之后，将由上述无机材料构成的防反射膜作为蚀刻掩膜来蚀刻上述有机膜，从而进行上述有机膜成图工序。

技术方案5的半导体装置的制造方法是技术方案4所述的半导体装置的制造方法，其特征在于，以在上述有机膜上形成有上述由无机材料构成的防反射膜的蚀刻掩膜的状态来修整该有机膜。