[发明专利]用于在刻蚀室中使用先进图案膜进行刻蚀的方法

说明书

技术领域

本发明的方面一般地涉及半导体器件和这些半导体器件的制造的领域。更具体而言，本发明的实施例涉及用于刻蚀先进图案膜(APF)的方法和设备。

背景技术

随着计算机变得越来越快速和强大，使这些计算机运行的半导体器件也变得更加小和复杂。许多现代的半导体器件由CMOS(互补金属氧化物半导体)晶体管和电容制成，其中CMOS晶体管通常包括源极、漏极和栅极。栅极通常被称作栅层叠，因为它可以包括数个部件，例如栅电机和下层栅极电介质。侧壁间隔体(也称作间隔体或间隔层)可以于栅极结构相邻，并通常包括氧化物层和氮化物层部件。

虽然CMOS器件是在许多计算机中能够找到的通用半导体器件，但是它们变得越来越难以制造。难以制造CMOS器件的一个原因在于这些器件变得更小，因此与各个CMOS器件相关的公差要求变得更严格。一种用于制造这种CMOS器件的方法包括在布置于后述掩模下的材料层上(即，在下层上)形成图案掩模(例如，光刻掩模)，并接着使用图案光刻掩模作为刻蚀掩模来刻蚀材料层。先进图案膜(APF)是可剥离的硬掩模(无定形碳/DARC层叠膜)，其可以用于代替精整处理中的旋压ARC(spin-onARC)。刻蚀掩模通常是将要在下层(或多个下层)中形成(或刻蚀)的结构的复制。因此，刻蚀掩模具有与形成在下层(或多个下层)中的结构相同的形态尺寸。

刻蚀处理的制造变量可以导致对于在被刻蚀的一组(例如，一批或许多)晶片内形成的结构尺寸的较宽的统计分布(例如，大σ，其中σ是标准差)。此外，制造处理中的变量也可以引起单个晶片内结构尺寸的统计分布。

例如，在CMOS器件的制造期间，经常在材料内刻蚀沟槽。虽然通常期望刻蚀具有良好高宽比的构造，其中在构造顶部处的开口在尺寸上非常接近在沟槽底部处的开口，但是难以获得这样的结果。从加州的SantaClara的应用材料公司可获得的Advanced Patterning Film^TM(APF)在改善刻蚀沟槽中顶部对底部的高宽比方面是非常有效的。APF方案使用双层图案膜层叠，其将可剥离CVD碳硬掩模技术与电介质防反射涂覆(DARC)相结合，以能够实现大高宽比的接触刻蚀。利用其对于多晶硅和氧化物的高度选择性，APF提供了刻蚀处理的异常控制。

虽然使用APF方案的刻蚀处理改善了沟槽的顶部和底部之间的高宽比，但是仅利用APF进行刻蚀可能出现在沟槽的中心向外弯曲的弯曲形状。此外，虽然利用APF进行刻蚀改善了刻蚀后构造的底部对顶部的高宽比，但是在许多情况下该比率仍小于80％。随着临界尺寸变小，这些效应变得更加严重。

因此，需要一种用于在半导体器件中刻蚀沟槽的系统和方法，其在减少弯曲并制造具有大于80％的底部对顶部比率的沟槽的器件的同时还利用了APF的优点。

发明内容

本发明的实施例提供了利用了用APF进行刻蚀的优点的系统和方法，并且在一些实施例中，改善了处理，使得减少了弯曲并且底部对顶部比率大于80％。

在本发明的一个实施例中，刻蚀先进图案膜(APF)的方法包括以下步骤：将包括APF层的晶片提供到处理室中，其中所述处理室构造有以约162MHz工作的电源；将处理气体供应到所述室中；使用所述162MHz电源施加源功率；以及将偏压功率施加到所述晶片。所述处理气体包括氢气(H₂)、氮气(N₂)和一氧化碳气体(CO)。在一个实施例中，H₂:N₂的比率是约1:1。

在本发明的另一个实施例中，通过在将所述处理气体供应到所述处理室中之前将300sccm的H₂、300sccm的N₂和25-100sccm的CO混合来准备所述处理气体。

在本发明的另一个实施例中，所述源功率在0瓦和2300瓦之间的范围内。

在本发明的另一个实施例中，所述源功率是约2000瓦。

在本发明的另一个实施例中，所述偏压功率在0瓦和1000瓦之间的范围内。

在本发明的另一个实施例中，所述偏压功率是约900瓦。

在本发明的另一个实施例中，将所述处理压力维持在20毫托和200毫托之间。在一个具体示例中，将所述压力维持在约100毫托。