[发明专利]芯片堆叠封装

说明书

技术领域

本发明涉及芯片堆叠封装，更具体地，涉及芯片堆叠封装，其包含晶片 级或芯片级堆叠的芯片。

背景技术

半导体工业的新近趋势是使便宜的半导体产品紧密、薄、轻、快、多功 能并高效，从而具有高可靠性。为了实现此目的，封装技术被用作一项为设 计这种半导体产品的重要技术。

例如，芯片堆叠封装是芯片尺寸的封装，如果必要，通过晶片级或芯片 级堆叠芯片被构造。因为芯片被堆叠在布线基板上，芯片堆叠封装可具有高 的芯片堆叠密度。另外，因为不同种类的芯片(例如，存储芯片和控制芯片) 可被堆叠，芯片堆叠封装被用作系统级封装(system-in-package，SiP)。

在芯片堆叠封装中，多个芯片需要彼此电连接，其中芯片被布置在芯片 堆叠封装的上部或者下部。因此，芯片堆叠封装包括穿过芯片形成的贯通电 极(through via electrode)，使芯片通过贯通电极可彼此电连接。然而，因 为在芯片堆叠封装中芯片使用贯通电极彼此连接，所以芯片堆叠封装的电特 性(electrical characteristics)可能劣化。

发明内容

本发明提出一种具有改良电特性的芯片堆叠封装。

根据本发明的一个方面，提供一种芯片堆叠封装，其包括利用粘着层 (adhesive layer)作为中间媒介堆叠的多个芯片；还包括穿过芯片形成以电 连接芯片的贯通电极。其中贯通电极包括电源贯通电极、接地贯通电极和信 号传递贯通电极中的一个，其中电源贯通电极和接地贯通电极由第一材料形 成，其中信号传递贯通电极由不同于第一材料的第二材料形成。

第一材料的电阻率可小于第二材料的电阻率。

电源贯通电极和接地贯通电极每个可由铜形成，信号传递贯通电极可由 掺杂有杂质的多晶硅形成。芯片可形成在晶片上，且晶片级堆叠芯片，因此 包括晶片堆叠封装。芯片可形成在布线基底上，且外部输入/输出(I/O)端 可形成在布线基底的底面。

根据本发明的另一个方面，提供一种芯片堆叠封装，包括利用粘着层作 为中间媒介堆叠的多个芯片；和穿过芯片形成以彼此电连接芯片的贯通电 极。贯通电极可分为电源贯通电极，接地贯通电极和信号传递贯通电极，电 源贯通电极和接地贯通电极每个的截面尺寸不同于信号传递贯通电极的截 面尺寸。

电源贯通电极和接地贯通电极每个的直径可以大于信号传递贯通电极 的直径。电源贯通电极和接地贯通电极每个可由铜形成，信号传递贯通电极 可由掺杂有杂质的多晶硅形成。

根据本发明的又一个方面，芯片堆叠封装可包括：至少两个电源贯通电 极，形成在芯片堆叠封装的中部或两个边缘并设置成彼此相邻，该至少两个 电源贯通电极被构造成向芯片封装供电；至少两个接地贯通电极，形成在芯 片堆叠封装的中部或两个边缘并设置成彼此相邻且与所述至少两个电源贯 通电极相邻，该至少两个接地贯通电极被构造成将芯片堆叠封装接地；至少 两个信号传递贯通电极形成在芯片封装的中部或两个边缘并设置成彼此相 邻且与所述至少两个接地贯通电极相邻，该至少两个信号传递贯通电极被构 造成向芯片封装传递电信号。

附图说明

通过参照附图描述详细本发明示范性实施例，本发明的以上和其他特性 和优势将变得更加明显，附图中：

图1是根据本发明一个实施方式的芯片堆叠封装的平面图；

图2和3分别是沿图1中II-II线和III-III线的芯片堆叠封装的截面图；

图4是根据本发明另一个实施方式的芯片堆叠封装的平面图；

图5和6分别是沿图4中V-V线和VI-VI线的芯片堆叠封装的截面图；

图7是根据本发明又一个实施方式的芯片堆叠封装的平面图；

图8和9分别是沿图7中VIII-VIII线和IX-IX线的芯片堆叠封装的截面图；

图10是根据本发明又一个实施方式的芯片堆叠封装的平面图；

图11和12分别是沿图10中XI-XI线和XII-XII线的芯片堆叠封装的截 面图；以及

图13和14分别是根据本发明实施方式可被用在芯片封装中的贯通电极 的截面图。

具体实施方式