[发明专利]同步存储器与动态致能同步存储器中地址接收器的方法

权利要求书

1.一种用来动态致能一同步存储器中地址接收器的方法，其特征在于 包含有：

控制一地址接收器于一开始时处于一关闭状态；

产生一命令讯号与一地址讯号；

延迟该地址讯号以使于该命令讯号与该地址讯号之间具有一时间延 迟；

提供一系统时钟；

依据该系统时钟来译码该命令讯号以选择性地产生一地址接收器致能 讯号；以及

依据该地址接收器致能讯号来开启该地址接收器；

其中若该译码后的命令讯号指出该地址接收器必须被致能，则产生该 地址接收器致能讯号，以及若该译码后的命令讯号指出该地址接收器不须 被致能，则不会产生该地址接收器致能讯号。

2.如权利要求1所述的方法，其特征在于其中该地址讯号与该命令讯 号之间的该时间延迟是依据该命令讯号的一译码时间而定。

3.如权利要求1所述的方法，其特征在于其中延迟该地址讯号的步骤 包含有：

锁存该地址讯号达到该系统时钟的至少一时钟周期。

4.如权利要求1所述的方法，其特征在于其中该同步存储器符合DDR4 规格。

5.一种同步存储器，其特征在于包含有：

一命令接收器，用来接受一命令讯号；

一地址接收器，用来接收对应于该命令讯号的一地址讯号，其中该地 址讯号相对于该命令讯号而被加以延迟，以及该地址接收器于一开始时处 于一关闭状态；

一系统时钟；以及

一译码器，耦接于该命令接收器、该地址接收器与该系统时钟，用来 依据该系统时钟译码该命令讯号来选择性地产生一地址接收器致能讯号来 开启该地址接收器；

其中若该译码后的命令讯号指出该地址接收器必须被致能，则该地址 接收器致能讯号将会被产生，以及若该译码后的命令讯号指出该地址接收 器不须被致能，则该地址接收器致能讯号将不会被产生。

6.如权利要求5所述的同步存储器，其特征在于：

该系统时钟用来锁存该地址讯号达到该系统时钟的至少一时钟周期。

7.如权利要求6所述的同步存储器，其特征在于其中该地址讯号依据 该命令讯号的一译码时间而被锁存。

8.如权利要求5所述的同步存储器，其符合DDR4规格。