[发明专利]垂直型MOS晶体管及其方法

说明书

技术领域

本发明大致涉及电子器件，尤其是涉及形成半导体装置和结构的方法。

背景技术

过去，半导体工业利用各种各样的半导体处理方法构造带有各种装置结构的垂直型MOS晶体管。现有的垂直型MOS晶体管一般具有场氧化区，场氧化区设置在覆盖垂直型MOS晶体管的场终止区(termination region)部分。这些场氧化区由热氧化形成。场氧化区用于减少终止区的电场并有助于提供用于垂直型MOS晶体管的高击穿电压。然而，形成这些热生长场氧化区通常地需要至少一个或多个掩模并涉及增加垂直型MOS晶体管成本的处理步骤。

据此，所希望的是具有更少处理步骤和更低成本的垂直型MOS晶体管。

附图说明

图1举例说明了现有技术的垂直型MOS晶体管放大横截面部分；及

图2举例说明了根据本发明的垂直型MOS晶体管放大横截面部分；及

图3举例说明了另一垂直型晶体管放大横截面部分，所述垂直晶体管为根据本发明的图2的垂直型MOS晶体管的替选实施方式。

为了说明的简单性和清楚性，图中的组元不需要成比例，并且不同图中的相同附图数字表示相同组元。另外地，为了说明的简单性，省略已知步骤和组元的说明和细节。尽管装置在此处解释为某些N沟道或P沟道装置，本领域普通技术人员将认识到，根据本发明，互补装置(complementary device)也是可能的。本领域技术人员将认识到，此处所使用的词“在...期间”、“与此同时”、“当...时”并不是意味在启动动作后立即发生作用的概念，而是可能存在一些小的但合理的延迟，诸如传输延迟，在由启动动作激发的反应之间。为了附图的清楚性，装置结构的掺杂区举例说明为一般地具有直线边缘和精确角度的角部(corner)。然而，本领域的技术人员理解，由于掺杂剂的扩散和激活，掺杂区的边缘一般不可能是直线并且转角不可能为精确角度。

此外，将举例说明本发明的装置以示出单元式设计(cellulardesign)(体区为多个单元区域)或单个体设计(体区由在延长式样、通常形成于蜿蜒式样或条文式样中构造的单个区域组成)。然而，为便于理解，在说明中一直将本发明的装置描述为底座设计(basedesign)。应当理解，本发明的意图包括单元设计和单个底座设计。

具体实施方式

图1举例说明了现有技术的垂直型MOS晶体管10的放大横截面部分，垂直型MOS晶体管10包括热生长场氧化层(FOX)34。现有技术的垂直型MOS晶体管10在N型半导体衬底上形成，N型半导体衬底在一个表面上具有N型外延层12并且在第二表面上形成漏极38，诸如金属导体。P型区13形成在层12中以便于形成晶体管10的源极区和栅极结构。源极区18设置为与沟槽栅极14相邻。重掺杂P型区21形成在区13中，并且设置在源极区18之间，以便于形成与P型区13接触的电阻。沟槽栅极结构14在沟槽中具有侧壁栅绝缘体15和栅极导体材料23，该沟槽形成在层12中。薄绝缘体16可在层12的表面的一部分上形成。场氧化层(FOX)34一般由氧化层12表面的一部分的热氧化过程形成。这样的过程一般称为LOCOS过程。FOX 34的一部分形成为覆盖在P型区13上。为形成FOX 34，需要掩模和保护将不被氧化的层12的一部分，因此，为形成FOX 34需要单独的掩模和保护步骤。另一栅极导体材料24施加于FOX 34的一部分因此材料24覆盖在绝缘体16的一部分上并且延续至覆盖FOX 34的一部分。层间电介质材料一般施加于表面并形成图案为构成电介质区域28、29、30和31。源极导体材料19，诸如金属导体，一般施加用于形成与源极区18的电触点并施加于体区21。另一栅极导体材料25，诸如金属导体，一般施加形成至栅极导体材料24的电触点。栅极导体材料24通常地沟槽(未图示)的末端处接触栅极导体材料23。通常栅极导体材料23和24为相同材料，并在同一时间形成。另一导体材料36施加形成通过掺杂区37至层12的电触点。材料36和区域37一般形成环绕晶体管10的外部的环。FOX 34覆盖区13并延伸越过在区12和区13之间形成的结点。此外，栅极导体材料24必须在FOX 34上并延伸越过结点边缘。