[发明专利]在半导体器件中形成硬掩模图案的方法

权利要求书

1.一种在半导体器件中形成硬掩模图案的方法，所述方法包括：

在半导体衬底上形成的硬掩模层上形成第一蚀刻掩模图案；

在所述半导体衬底上形成包括第一图案和第二图案的第二蚀刻掩模图案，所述第一图案与所述第一蚀刻掩模图案交叉，每一个第二蚀刻掩模图案布置在所述第一蚀刻掩模图案之间；

在所述半导体衬底上形成第三蚀刻掩模图案，每一个第三蚀刻掩模图案布置在所述第一图案之间；

实施第一蚀刻工艺，使得所述第一蚀刻掩模图案保留在其中所述第一图案与所述第一蚀刻掩模图案交叉的区域上，并且所述第二图案保留在其中所述第一图案与所述第二图案交叉的区域上；和

通过利用所述保留的第一蚀刻掩模图案和所述第二图案作为蚀刻掩模的第二蚀刻工艺，图案化所述硬掩模层以形成硬掩模图案，所述硬掩模图案对应于所述半导体衬底的有源区。

2.根据权利要求1所述的方法，其中所述第一、第二和第三蚀刻掩模图案由相同材料形成。

3.根据权利要求2所述的方法，其中所述第一、第二和所述第三蚀刻掩模图案由含硅(Si)的底部抗反射涂层(BARC)形成。

4.根据权利要求1所述的方法，其中所述第一、第二和第三蚀刻掩模图案分别形成在不同的层上。

5.根据权利要求4所述的方法，其中所述第二蚀刻掩模图案的所述第一图案和所述第二图案形成在不同的层上。

6.根据权利要求1所述的方法，其中形成所述第二蚀刻掩模图案的步骤包括：

形成第一辅助层，所述第一辅助层具有足以保持通过所述第一蚀刻掩模图案形成的台阶部分的厚度；

在所述第一辅助层上形成蚀刻掩模层，以填充通过所述台阶部分形成的所述第一辅助图案之间的间隔；和

实施图案化工艺，使得所述蚀刻掩模层保留在所述第一辅助层之间的间隔中和所述第二蚀刻掩模层与所述第一蚀刻掩模图案交叉并保留在所述第一辅助层上，以形成所述第一和第二图案。

7.根据权利要求6所述的方法，其中所述第一辅助层包含碳聚合物。

8.根据权利要求6所述的方法，还包括在所述蚀刻掩模层上形成抗反射层。

9.根据权利要求6所述的方法，其中所述第一蚀刻掩模图案和所述第二图案之间的距离由所述第一辅助层的厚度确定。

10.根据权利要求1所述的方法，其中形成所述第三蚀刻掩模图案包括：

形成第二辅助层，所述第二辅助层具有足以保持通过所述第二蚀刻掩模图案形成的台阶部分的厚度；

在所述第二辅助层上形成蚀刻掩模层，以填充通过所述台阶部分形成的所述第二辅助图案之间的间隔；和

实施图案化工艺，使得所述蚀刻掩模层保留在所述第二辅助层之间的间隔中，以形成所述第三蚀刻掩模图案。

11.根据权利要求10所述的方法，其中所述第二辅助层包含碳聚合物。

12.根据权利要求10所述的方法，其中所述第一图案和所述第三蚀刻掩模图案之间的距离由所述第二辅助层的厚度确定。

13.根据权利要求1所述的方法，其中形成有所述硬掩模图案的区域是有源区。

14.根据权利要求13所述的方法，其中所述第一蚀刻掩模图案在所述有源区上彼此平行地形成并且位于有源区中的奇数列或行、或者偶数列或行。

15.根据权利要求13所述的方法，其中所述第一蚀刻掩模图案的间距为所述有源区之间的间距的约两倍。

16.根据权利要求13所述的方法，其中所述第一图案的间距为所述有源区之间的间距的约两倍。

17.根据权利要求13所述的方法，其中所述第二图案的间距为所述有源区之间的间距的约两倍。

18.根据权利要求13所述的方法，其中所述第三蚀刻掩模图案的间距为所述有源区之间的间距的约两倍。

19.根据权利要求1所述的方法，其中所述第一、第二和第三蚀刻掩模图案在同一腔室中以原位方式形成。

20.根据权利要求1所述的方法，其中通过第一蚀刻工艺除去所述第三蚀刻掩模图案和所述第一图案。