[发明专利]增益限幅电路

权利要求书

1.一种增益限幅电路，其特征在于包含由N个具有差分输入和差分输出的增益级依次串联 连接，

其中，第一增益级的差分输入作为增益限幅电路的信号输入端，最后一级增益级的差 分输出作为增益限幅电路的信号输出端，

其中，用于接收反馈的增益级还具有第二差分输入，第K级增益级的差分输出通过反 馈环路反馈给接收反馈的第M级增益级的第二差分输入信号，K为1到N之间的任意整 数，M小于等于K，

其中，所述增益限幅电路包含多个反馈环路且各个增益级仅被包含在一个反馈环路中， 每个反馈环路中的电容集成在增益限幅电路内部。

2.如权利要求1所述的增益限幅电路，其特征在于所述的反馈环路为RC低通滤波器。

3.如权利要求1所述的增益限幅电路，其特征在于所述的反馈环路为Gm-C低通滤波器。

4.如权利要求1所述的增益限幅电路，其特征在于所述的反馈环路为有源RC积分器。

5.如权利要求1所述的增益限幅电路，其特征在于所述的反馈环路为有源开关电容积分器。

6.如权利要求1所述的增益限幅电路，其特征在于所述的增益级包括NMOS晶体管M1、 M2，电阻R1、R2，电源VDD以及第一电流源，其中NMOS晶体管M1、M2以及电阻 R1、R2组成差分输入输出对，电阻R1和电阻R2共同连接到电源VDD，M1和M2的 源极连接第一电流源并接地。

7.如权利要求5所述的增益限幅电路，其特征在于接受反馈的增益级还包括NMOS晶体管 M3、M4、M3的栅极和M4的栅极作为第二差分输入对，M3和M4的漏极连接到差分输 出对，M3和M4的源极连接第二电流源并接地。