[发明专利]一种基于CTGAL的Booth编码器及绝热补码乘累加器

说明书

技术领域

本发明涉及一种乘累加器，尤其是涉及一种基于钟控传输门绝热逻辑CTGAL的Booth编码器及绝热补码乘累加器。

背景技术

现有的深亚微米工艺的超大规模集成电路中，低功耗已经成为芯片设计时首要考虑的目标之一。低功耗技术研究已成为集成电路设计中越来越重要的领域。在数字电路系统中，由加法和乘法运算构成的乘累加器是各种数字信号处理系统的关键部件，并在很大程度上左右着系统的功耗。因此，研究低功耗乘累加器对于实现低功耗数字处理系统具有重要的意义。由于传统CMOS集成电路采用直流电源供电，其能量使用方式是由电源→电容→地一次性消耗掉，造成能量的不可回收。而绝热CMOS电路采用交流脉冲电源来驱动电路，利用电源中的电感和电路中的节点电容形成LC振荡回路，使得能量由电源→电容→电源可重复利用，有效地回收贮藏在电容上的能量，同时降低电流，使在被动元件-电阻上保持非常小的压降，达到显著降低功耗的目的。此外，现有结构的Booth编码器的复杂度较高，乘法运算的速度相对较低，这也会造成功耗的增加。

我们发明的钟控传输门绝热逻辑(clocked transmission gate adiabatic logic，CTGAL)基本电路如图1所示，它是一种采用二相无交叠功率时钟的具有极低功耗的绝热电路，CTGAL的操作分为2级，第一级在钟控时钟Φ的控制下通过2个钟控NMOS管(N₁，N₂)对输入信号(in，in)进行采样；第二级通过自举操作的NMOS管(N₃，N₄)以及组成CMOS-latch结构的P₁，N₅，P₂，N₆对负载充放电，使输出波形完整，极大地降低了电路的功耗。用互补的NMOS逻辑块代替图1中CTGAL基本电路的自举操作的NMOS管(N₃，N₄)，即可得到如图2、图3和图4所示的CTGAL与门、CTGAL或门和CTGAL2选1数据选择器。

发明内容

本发明所要解决的技术问题是提供一种基于CTGAL的Booth编码器及绝热补码乘累加器，能够有效降低Booth编码器的运算复杂度并提高乘法运算的速度，并在此基础上，进一步提供一种具有正确的逻辑功能且能耗节省显著的基于CTGAL的绝热补码乘累加器。

本发明解决上述技术问题所采用的技术方案为：一种基于钟控传输门绝热逻辑CTGAL的Booth编码器，包括一个选择信号发生电路和至少两个并联连接在所述的选择信号发生电路上的CTGAL三选一选择器，所述的选择信号发生电路包括相互并联的第一路信号发生电路、第二路信号发生电路和第三路信号发生电路，所述的第一路信号发生电路包括两个CTGAL与门和一个CTGAL或门，两个CTGAL与门的输出端分别与CTGAL或门的两个输入端连接，CTGAL或门输出第一个选择信号，所述的第二路信号发生电路包括两个CTGAL基本电路和一个CTGAL异或门，两个CTGAL基本电路的输出端分别与CTGAL异或门的两个输入端连接，CTGAL异或门输出第二个选择信号，所述的第三路信号发生电路包括两个CTGAL与门和一个CTGAL或门，两个CTGAL与门的输出端分别与CTGAL或门的两个输入端连接，CTGAL或门输出第三个选择信号，所述的CTGAL三选一选择器的一个输入端上连接有CTGAL异或门，下一级的所述的CTGAL异或门的输出端同时与上一级的所述的CTGAL三选一选择器的另一个输入端连接，所述的CTGAL三选一选择器的所有未使用的输入端接0电平。