[发明专利]半导体结构的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的制造 方法。

背景技术

在半导体集成电路制造工艺中，通过一系列的光刻、刻蚀、沉积和 平坦化等工艺在衬底上形成器件，并在所述器件上形成连接各个器件的 金属互连结构。所述器件和金属互连结构通过金属前介质层中的接触插 塞连接。其中，金属前介质层覆盖于器件之上，用做器件与金属互连结 构的绝缘层，其一般通过化学气相沉积工艺形成。

图1至图3为现有的一种在器件上形成金属前介质层并在金属前介质 层中形成连接插塞的剖面示意图。

如图1所示，提供衬底10，在所述衬底10上具有器件。例如所述器件 为金属氧化物半导体晶体管。所述金属氧化物半导体晶体管包括源极12、 漏极14和栅极16，在衬底10和栅极16之间具有栅极氧化硅层18。在所述 栅极16侧壁还可以具有侧壁层(未标示)。

所述的金属氧化物半导体晶体管也可以具有多个，图1中仅示出其中 一个作为实例。

如图2所示，在所述衬底10上形成覆盖所述器件的介质层20，作为金 属前介质层。其中，所述介质层20可以是磷硅玻璃。沉积的方法可以是 化学气相沉积，具体地，可以是高密度等离子体化学气相沉积。

形成所述介质层20之后，如图3所示，在所述介质层20中形成接触孔， 在所述接触孔中填充金属材料，形成接触塞(contact plug)22。

然而，在形成所述介质层20时，高密度等离子体化学气相沉积工艺 中的等离子体会损伤所述栅极氧化硅层18，使其绝缘能力下降，导致形 成的器件的性能下降。在公开号为CN1447390A的中国专利申请文件中， 公开了一种半导体器件的制造方法，其中的器件上的介质层(在其申请 文件中称为层间绝缘膜)即采用高密度等离子体化学气相沉积工艺形成。 其中的沉积工艺中的等离子体会产生等离子体损伤，进而导致器件的电 学性能下降。

发明内容

本发明提供一种半导体结构的制造方法，以解决形成金属前介质层 的工艺中等离子体对衬底上器件的损伤的问题。

本发明提供的一种半导体结构的制造方法，包括，提供具有半导体 器件的衬底；在所述半导体器件上形成介质层；其中，所述的形成介质 层的步骤至少包括以下两个阶段：

第一阶段，形成覆盖所述半导体器件的保护层；

第二阶段，执行等离子体沉积工艺，在所述保护层上沉积介质材料。

可选的，形成覆盖所述半导体器件的保护层的工艺为等离子体沉积 工艺，且所述等离子体沉积工艺中偏置射频功率为零。

可选的，所述第一阶段和第二阶段原位执行或在不同的工艺腔中分 别执行。

可选的，所述第一阶段形成的保护层与所述第二阶段沉积的介质材 料为同种材质。

可选的，所述保护层小于或等于所述介质层的厚度的三分之一。

可选的，所述介质层的材质为磷硅玻璃。

可选的，等离子体沉积工艺包括等离子体辅助化学气相沉积或高密 度等离子体化学气相沉积工艺。

可选的，所述第二阶段中的等离子体沉积工艺分为多次执行，且随 着次数增大，等离子体沉积工艺中的偏置射频功率增大。

可选的，所述保护层为氧化硅、氮化硅或氧化硅-氮化硅的叠层结构。

与现有技术相比，上述技术方案的其中一个至少具有以下优点：

通过将在半导体器件上形成金属前介质层的步骤分为至少两个阶 段执行，在第一阶段，先形成覆盖所述半导体器件的保护层，在第二阶 段再执行等离子体沉积工艺，在所述保护层上沉积介质材料，从而形成 包括所述保护层和介质材料的金属前介质层，所述的保护层可以保护半 导体器件在第二阶段的等离子体沉积工艺中免受等离子体损伤；