[发明专利]一种数字逻辑芯片及其可测试设计的方法

权利要求书

1.一种对数字逻辑芯片的可测试设计的方法，其特征在于，在所述数字逻辑芯片中的各个扫描触发器与观测管脚之间设置相应的逻辑器件，通过所述观测管脚分时观测各个扫描触发器的信号，在所述信号经过所述逻辑器件后，通过将观测结果与预定的观测结果进行比较，以判断所述数字逻辑芯片是否出现异常。

2.如权利要求1所述的对数字逻辑芯片的可测试设计的方法，其特征在于，所述相应的逻辑器件为与门逻辑、或门逻辑、与非门逻辑、或非门逻辑器件中的一种或任意组合。

3.如权利要求2所述的对数字逻辑芯片的可测试设计的方法，其特征在于，所述逻辑器件为与门逻辑器件时，包括下列步骤：

步骤A：在观测其中某个扫描触发器qi时，其中，0＜i＜＝n，将其它n-1个扫描触发器设置为1；

步骤B：将当前n个扫描触发器通过所述与门逻辑器件进行逻辑运算后，将观测管脚得到是实际结果与预定的理论结果进行比较，判断是否一致，如果不一致，则表示所述数字逻辑芯片出现异常。

4.如权利要求3所述的对数字逻辑芯片的可测试设计的方法，其特征在于，在所述步骤B中，所述观测管脚预定的理论结果应为qi·1·1·...·1＝qi。

5.如权利要求2所述的对数字逻辑芯片的可测试设计的方法，其特征在于，所述逻辑器件为或门逻辑器件时，包括下列步骤：

步骤A’：在观测其中某个扫描触发器qi时，其中，0＜i＜＝n，将其它n-1个扫描触发器设置为0；

步骤B’：将当前n个扫描触发器通过所述或门逻辑器件进行逻辑运算后，将观测管脚得到是实际结果与预定的理论结果进行比较，判断是否一致，如果不一致，则表示所述数字逻辑芯片出现异常。

6.如权利要求5所述的对数字逻辑芯片的可测试设计的方法，其特征在于，在所述步骤B’中，所述观测管脚预定的理论结果应为0+qi+0+0+...+0＝qi。

7.如权利要求1至6中任一项所述的对数字逻辑芯片的可测试设计的方法，其特征在于，所述观测管脚的目数为大于等于1个。

8.一种数字逻辑芯片，包括扫描触发器及观测管脚，其特征在于，进一步包括相应的逻辑器件，设置在被观测的各个扫描触发器与观测管脚之间，用于将所述观测管脚分时观测数字逻辑芯片中的各个扫描触发器的信号进行相应的逻辑运算，并将运算结果发送至所述观测管脚；

所述观测管脚，用于根据所述逻辑器件的运算结果将观测结果与预定的观测结果进行比较，以判断所述数据逻辑芯片是否出现异常。

9.如权利要求8所述的数字逻辑芯片，其特征在于，所述观测管脚的数目为大于等于1个。

10.如权利要求8所述的数字逻辑芯片，其特征在于，所述相应的逻辑器件为与逻辑、或逻辑、与非逻辑、或非逻辑中的一种或任意组合。