[发明专利]半导体器件栅极的形成方法和栅极刻蚀的控制系统

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件栅极的形成方法和栅极刻蚀的控制系统。

背景技术

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展。相应的，对半导体器件制造的精密控制的要求也越来越高，以保证产品满足设计的要求并提高成品率。

晶体管中栅极的形成是半导体制造流程中关键的一步，包括较薄的栅极氧化层的生长以及栅极的刻蚀，而栅极是整个集成电路制程中物理尺度最小的结构，因此栅极关键尺寸(Critical Dimension，CD)和轮廓(横切面形状)往往需要进行精密的控制，大量的技术改进致力于提高栅极关键尺寸的准确性，而栅极的轮廓对器件的性能也有重要的影响，例如，MOS器件的驱动电流对栅极的轮廓有着较高敏感度。

但是，由于制造过程中的不可控因素，栅极不能完全达到期望的轮廓，而形成较大的足部，即栅极的底部关键尺寸(Bottom Critical Dimension，BCD)大于中部关键尺寸(Middle Critical Dimension，MCD)，如图1所示，栅极10的底部具有较大的足部11，这将影响器件的整体性能。因此在先进的半导体制造工艺中必须对轮廓形状进行控制，而改善栅极刻蚀工艺的准确性能够实现对栅极轮廓的精确控制，使BCD趋近MCD，获得期望的栅极轮廓。

公开号为CN1905134A的中国专利申请文件公开了一种控制半导体装置栅极形成的方法，如图2所示，先测定浅沟槽隔离(STI)的阶差高度H，所述STI阶差高度是指浅沟槽隔离(STI)16与相邻有源区12之间的台阶13的高度，即浅沟槽隔离16的表面与相邻的有源区12的表面之间的高度差H；然后根据STI阶差高度与过刻蚀时间的关联性确定过蚀刻时间。之后在有源区12上形成栅极氧化层和栅极氧化层上的栅极(图中未示出)，在形成栅极的刻蚀工艺中，从刻蚀气体刚接触栅极氧化层到刻蚀结束的过程为过刻蚀，过刻蚀过程中，相对于栅极氧化层，刻蚀气体对栅层具有更高的刻蚀速率，以去除残余的栅层材料，采用所述的过蚀刻时间来刻蚀残余的栅层，从而获得较理想的栅极轮廓。

上述方法虽然能够在一定程度上控制栅极的轮廓，然而问题在于，当STI与有源区之间的台阶13不明显，或者STI有凹陷15时，可能会引起STI阶差高度H的测量误差，根据STI阶差高度H与过刻蚀时间的关联性确定适合的过蚀刻时间，则会得到不准确的过刻蚀时间，从而导致栅极刻蚀偏差，使BCD大于或小于MCD，不能获得理想的栅极轮廓。

发明内容

本发明解决的问题是提供一种半导体器件栅极的形成方法和系统，能够提高对栅极轮廓控制的准确性，获得理想的栅极轮廓。

为解决上述问题，本发明提供了一种半导体器件栅极的形成方法，包括：

获取半导体基底上的栅极介质层厚度；

根据栅极介质层厚度与着陆刻蚀时间的对应关系，由获取的栅极介质层厚度值确定着陆刻蚀时间；

在所述栅极介质层上形成栅层；

刻蚀所述栅层以形成栅极，所述刻蚀过程中采用所确定的着陆刻蚀时间进行栅极的着陆刻蚀。

所述栅极介质层厚度采用测量装置测量获取。

所述由获取的栅极介质层厚度值确定着陆刻蚀时间包括：通过查表或曲线图或方程式的方式由获取的栅极介质层厚度确定着陆刻蚀时间。

所述方法还包括：

检测所形成的栅极的底部关键尺寸是否等于中部关键尺寸；如果否，则根据底部关键尺寸与中部关键尺寸偏差，调整所述栅极介质层厚度与着陆刻蚀时间的对应关系中该栅极介质层厚度对应的着陆刻蚀时间。

所述根据底部关键尺寸与中部关键尺寸偏差，调整所述栅极介质层厚度与着陆刻蚀时间的对应关系中该栅极介质层厚度对应的着陆刻蚀时间包括：判断所形成的栅极的底部关键尺寸是否大于中部关键尺寸，如果是，则增加所述栅极介质层厚度与着陆刻蚀时间的对应关系中该栅极介质层厚度对应的着陆刻蚀时间；如果否，则减少所述栅极介质层厚度与着陆刻蚀时间的对应关系中该栅极介质层厚度对应的着陆刻蚀时间。

相应的，本发明还提供了一种半导体器件栅极刻蚀的控制系统，包括：获取单元，计算单元和控制单元；

所述获取单元，用于获取半导体基底上的栅极介质层的厚度；

所述计算单元，用于根据栅极介质层厚度与着陆刻蚀时间的对应关系，由获取单元所获取的栅极介质层厚度确定着陆刻蚀时间；

所述控制单元，用于根据所述计算单元所确定的着陆刻蚀时间，控制刻蚀栅层过程中的着陆刻蚀时间。